| 基于FPGA的智能合并单元设计仿真 |
| |
| 引用本文： | 岳芸,朱超,郑建勇,梅军.基于FPGA的智能合并单元设计仿真[J].中国电力,2010,43(12). |
| |
| 作者姓名： | 岳芸 朱超 郑建勇 梅军 |
| |
| 摘 要： | 面向智能变电站信息数字化、功能集成化、结构紧凑化的要求,通过分析IEC 60044-8,IEC61850-9-1/2标准,设计了一种集数据接收、同步、处理、通信等功能于一体的电子式互感器智能合并单元。利用现场可编程门阵列(FPGA)丰富的I/O口、快速的可行性和可扩展性,实现了采集器与合并单元的数据接收,并且通过Lagrange插值算法实现多路数据的同步;同步数据通过有限脉冲(FIR)滤波和先进先出(FIFO)排序处理后,在FPGA中以FT3帧格式串口发送。本设计通过硬件VHDL语言,运用Altera公司的QuartusⅡ进行开发工作,并利用该软件自带的仿真工具验证了本设计的可行性。
|
| 关 键 词： | 智能变电站 电子式互感器 智能合并单元 FPGA |
Simulation of smart merging unit based on FPGA |
| |
| YUE Yun,ZHU Chao,ZHENG Jian-yong,MEI Jun.Simulation of smart merging unit based on FPGA[J].Electric Power,2010,43(12). |
| |
| Authors: | YUE Yun ZHU Chao ZHENG Jian-yong MEI Jun |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
