用于AVS和H.264可变长解码器的设计与实现

可变长解码广泛用于各种视频压缩标准中。本文提出了一种适用于AVS和H．264两种标准的可变长解码器。由于支持两个标准并且为了节省硬件，该结构采用模块的复用。采用桶型移位器，实现并行解码，提高解码速度。对解析AVS和CAVLC的码流进行了周期的分析，证实该设计能够实现实时的高清解码。本设计通过了FPGA验证。