| USB通信中数字锁相环的设计实现 |
| |
| 引用本文： | 聂新义,任敏华.USB通信中数字锁相环的设计实现[J].计算机工程,2006,32(4):269-271. |
| |
| 作者姓名： | 聂新义 任敏华 |
| |
| 作者单位： | 华东计算技术研究所,上海,200233 |
| |
| 摘 要： | 介绍了在USB数据通信中，串行接口引擎数据采样功能模块的设计实现。说明了数字锁相环对12Mbit／s数据流进行采样的工作原理和相位偏移、频率偏移消除方法。还说明了该数字锁相环的效率和出错概率。
|
| 关 键 词： | 串行接口引擎 数字锁相环 |
| 文章编号： | 1000-3428（2006）04-0269-03 |
| 收稿时间： | 2005-02-28 |
| 修稿时间： | 2005-02-28 |
Design and Implementation of DPLL in USB Communication |
| |
| NIE Xinyi,REN Minhua.Design and Implementation of DPLL in USB Communication[J].Computer Engineering,2006,32(4):269-271. |
| |
| Authors: | NIE Xinyi REN Minhua |
| |
| Affiliation: | East China Institute of Computer Technology, Shanghai 200233 |
| |
| Abstract: | The paper introduces the design and implementation of data sampling module of serial interface engine(SIE) in USB communication.The principle of digital phase locked logic(DPLL) working on sampling 12Mbit/s data stream and the method of eliminating phase offset and frequency offset are explained in detail.Finally,the efficiency and error probability are demonstrated. |
| |
| Keywords: | USB |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
