一种0.18μm数字工艺的12bit 100MS/s流水线型ADC设计 |
| |
引用本文: | 栗成智,瞿小峰,隋文泉.一种0.18μm数字工艺的12bit 100MS/s流水线型ADC设计[J].固体电子学研究与进展,2010,30(4). |
| |
作者姓名: | 栗成智 瞿小峰 隋文泉 |
| |
摘 要: | 描述一个基于TSMC 0.18μm数字工艺的12 bit 100 Ms/s流水线模数转换器的设计实例。该模数转换器采用1.5bit每级结构,电源电压为1.8V。包括十级1.5 bit/stage和最后一级2bit Flash模数转换器,共产生22bit数字码,数字码经过数字校正电路产生12 bit的输出。该模数转换器省去了采样保持电路,电路模块包括:各个子流水级、共模电压生成模块、带隙基准电压生成模块、开关电容动态偏置模块、系统时钟生成模块、时间延迟对齐模块和数字校正电路模块。为了实现低功耗设计,在电路设计中综合采用了输入采样保持放大器消去、按比例缩小和动态偏置电路等技术。ADC实测结果,当以100 MHz的采样率对10MHz的正弦输入信号进行采样转换时,在其输出得到了73.23dB的SFDR,62.75dB的SNR,整体功耗仅为113mW。
|
关 键 词: | 模数转换器 流水线型 高速采样率 高精度 低功耗 动态比较器 |
本文献已被 万方数据 等数据库收录! |
|