| 改进型booth华莱士树的低功耗、高速并行乘法器的设计 |
| |
| 引用本文： | 王定, 余宁梅, 张玉伦, 宋连国,.改进型booth华莱士树的低功耗、高速并行乘法器的设计[J].电子器件,2007,30(1):252-255. |
| |
| 作者姓名： | 王定 余宁梅 张玉伦 宋连国 |
| |
| 作者单位： | 西安理工大学电子工程系,西安,710048 |
| |
| 摘 要： | 采用一种改进的基4 BOOTH编码和华莱士树的方案,设计了应用于数字音频广播(DAB)SOC中的FFT单元的24×24位符号定点并行乘法器.通过对部分积的符号扩展、(k:2)压缩器、连线方式和最终加法器分割算法的优化设计,可以在18.81 ns内完成一次乘法运算.使用FPGA进行验证,并采用chartered 0.35 μm COMS工艺进行标准单元实现,工作在50MHz,最大延时为18.81 ns,面积为14 329.74门,功耗为24.69 mW.在相同工艺条件下,将这种乘法器与其它方案进行比较,结果表明这种结构是有效的.
|
| 关 键 词： | 乘法器 Booth编码 华莱士树 (k:2)压缩器 最终加法器 分割算法 |
| 文章编号： | 1005-9490（2007）01-0252-04 |
| 修稿时间： | 2006-03-16 |
Low Power and High-Speed Parallel Multiplier Design Using Modified Booth Wallace Tree |
| |
| WANG Ding,YU Ning-mei,ZHANG Yu-lun,SONG Lian-guo.Low Power and High-Speed Parallel Multiplier Design Using Modified Booth Wallace Tree[J].Journal of Electron Devices,2007,30(1):252-255. |
| |
| Authors: | WANG Ding YU Ning-mei ZHANG Yu-lun SONG Lian-guo |
| |
| Affiliation: | Dept. of Electronic Engineering, Xian Univ. of Technology, Xian 710048, China |
| |
| Abstract: | |
| |
| Keywords: | multiplier booth encoder wallace tree (k:2) compressors final adder partition method |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
|
