求实在 舍入并行和位长自适应整数转浮点数电路设计

提出了一种实现整数转浮点数的新的设计方法，并且对方法的正确性给予了证明，采用这种设计方法，实现了求补和舍入的合并并行，使关键路径的延时比常规的电路设计方案减少了15级门，同时降低了电路规模，关键路径延时的减小，使这一转换可以在单周期内完成，另外，该方法实现了位长自适应，只需花费很少的电路规模和延时实现控制，就可以适应长整型、整型到单、双精度浮点数的转换，增强了电路功能，这一设计方法同样适用于其逆转换，该转换模块采用FujitsuCE71库设计，在100MHz主频下经仿真验证，结果正确，已经应用到实际工程中。