| 一种基于FPGA实现的高速缓存设计 |
| |
| 引用本文： | 景艳 黄士坦 张遂南. 一种基于FPGA实现的高速缓存设计[J]. 微机发展, 2005, 15(9): 141-144 |
| |
| 作者姓名： | 景艳 黄士坦 张遂南 |
| |
| 作者单位： | 西安微电子技术研究所 陕西西安710075(景艳，黄士坦)，西安微电子技术研究所 陕西西安710075(张遂南) |
| |
| 摘 要： | 为了解决嵌入式实时数据采集系统中,高速采集数据量大,而处理器的处理速度有限的矛盾,保证数据不丢失并提高处理器的数据吞吐率,文中提出一种基于FPGA(现场可编程门阵列)实现的最优FIFO(先入先出存储器)结构设计,它可以成倍提高数据流通速率,增加嵌入式系统的实时性。
|
| 关 键 词： | 高速数据采集系统 数字信号处理器 异步先入先出存储器 现场可编程门阵列 |
| 文章编号： | 1005-3751（2005）09-0141-04 |
| 收稿时间： | 2004-12-03 |
| 修稿时间： | 2004-12-03 |
High-Speed FIFO Design Based on FPGA |
| |
| Jing Yan;Huang ShiTan;Zhang SuiNa. High-Speed FIFO Design Based on FPGA[J]. Microcomputer Development, 2005, 15(9): 141-144 |
| |
| Authors: | Jing Yan Huang ShiTan Zhang SuiNa |
| |
| Abstract: | In this paper,an optimal FIFO (First Input First Output) architecture based on FPGA (Field Program Gate Array) is presented,which is capable of solving the conflict between a large number of data due to high-speedsampling and limited processor's capability,thus guaranteeing to transmit data correctly and to raise data throughput in the embedded real-time data acquisition system. |
| |
| Keywords: | high-speed DAS DSP asynchronous FIFO FPGA |
| 本文献已被 CNKI 维普 等数据库收录！ |
