图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求，实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了OpenGL核心库中的片段处理相关函数，确定了片段处理单元要实现的功能；合理安排多个片段处理功能的执行顺序，设计了基于流水线的片段处理单元结构；采用Verilog HDL对电路进行描述，采用 Cadence NC-Verilog 仿真工具进行虚拟验证，采用 Xilinx 的 ISE 工具进行综合，并在 Xilinx Virtex6 XC6VLX760 FPGA上进行原型验证，电路工作频率可以达到180 MHz，测试功能正确。在SMIC 65 nm CMOS工艺下，采用Synopsys Design-Compiler对设计进行综合，电路工作频率达到300 MHz，满足设计需求。

Design and implementation of fragment operation unit in GPU