电流开关结构提高 LSI 逻辑速度

大规模集成电路逻辑设计者在电路尺寸和性能方面从事的逻辑结构却不是用作大规模集成电路的。原先设计的 DTL、TTL 和 ECL 结构是作为门功能的,而不是作为高集成功能的。这些电路结构的功率/延迟乘积约为80微微焦耳;典型的8毫微秒传播延迟的 TTL 门功耗约10毫瓦;而 ECL 门是0.9毫微秒,约90毫瓦。