基于串行通信的远程FPGA在线配置

针对核电子学系统在高辐射等特殊环境中,不方便以常规方式进行FPGA器件逻辑数据更新的问题,介绍了一种利用PC机和CPLD,并基于长距离串行通信线路来实现的FPGA在线配置系统。并以ALTERA公司的CYCLONE系列FPGA和EPCS配置芯片为例,结合常用的AS配置模式,从原理、硬件连接、软件功能和通信协议等几个方面给出了该系统的详细设计。采用这种方法,我们可以在100 m距离同时配置多个FPGA,或者在150 m的距离配置单个FPGA。     

高能物理实验中电子学逻辑在线升级功能的实现

大型物理实验中电子学逻辑经常需要在线升级,现场可编程门阵列器件(FPGA)的大量使用使得在线升级成为可能.介绍了一种通过串行Flash和复杂可编程逻辑器件(CPLD)采用被动串行模式(PS)配置FPGA芯片的方案,可以实现电子学系统的上电自动配置、远程更新配置文件和系统运行模式的切换.给出了方案的基本原理、系统框图和硬件电路.     

基于FPGA的全谱岩性密度数据采集系统

设计了一种基于FPGA(现场可编程逻辑器件)的全谱岩性密度数据采集系统,该系统能够在测井过程中对核脉冲信号进行全谱采集,可形成完整谱图,提供更多的地层信息,满足用户需要.该系统基于FPGA设计,用于数据采集和数据处理.为保证探测精度设计了脉冲调理电路,同时配合使用高速AD进行数字量化,采用双端口RAM技术保证数据传输的实时性.通过Modelsim仿真和板级测试,系统测得谱图准确,运行稳定,可广泛应用于生产测井.     

μ子鉴别器电子学读出系统FPGA配置方法

在我们设计的北京谱仪第三代μ子鉴别器电子学读出系统中,一条数据链上连接了16块前端电路板（FEC）,每块板上均放置一片FPGA芯片。通过研究和试验,在Altera公司提供的原PS配置方式的基础上增加LVDS驱动和控制芯片,实现了在30m外同时配置16块FPGA芯片;同时,也实现了利用单片机对FPGA配置芯片做JTAG方式编程,从而解决了所有的配置编程问题。     

BES Ⅲ飞行时间计数器前端电子学测试系统设计

BESⅢ的TOF前端电子学(Front End Electronic,FEE)共有488个通道,如何快速地测试所有的FEE通道是个亟待解决的问题.本文详细描述一个基于网络互联的虚拟仪器测试系统,利用该系统可以实现对TOFFEE进行测试,较快速地得出FEE的相关指标.     

SRAM型FPGA总剂量效应实验研究

为了探索SRAM型FPGA器件的总剂量效应测试方法及效应敏感参数,以XC2S100为实验样品,设计了两种配置电路,利用~(60)Co γ辐照装置进行了总剂量效应辐照实验.通过对实验结果的分析,给出了SRAM型FPGA器件配置存储器及块存储器的测试流程,并指出功耗电流是表征效应的最敏感参数.这些结果对建立SRAM型FPGA的考核方法及测试方法打下了坚实的基础.     

VME总线在线"从串模式"配置FPGA的设计与实现

本文介绍了在线配置FPGA硬件设计及工作原理.所设计的系统可以使FPGA的配置数据通过VME总线写入到一片Flash Memory中,并在加电时或使用命令的方式通过Flash Memory来配置FPGA.另外,FPGA的配置数据还可以直接保存在PC机终端上,而不是Flash Memory中,在需要时,通过VME总线直接将配置数据配置给FPGA.     

基于辐射回避的SRAM型FPGA瞬时电离辐射效应测试系统研制

介绍了瞬时电离辐射环境中SRAM型FPGA配置存储器测试的实现方法,提出了将辐射回避应用于FPGA瞬时电离辐射效应测试的方法,设计了可辐射回避的在线测试系统,并对FPGA进行了瞬时电离辐射效应实验。结果表明,测试系统能准确、可靠地进行配置存储器测试,辐射回避是实现大规模集成电路瞬时电离辐射效应测试的有效手段。     

DAMPE-PSD读出电子学研制

暗物质粒子探测卫星(dark matter particle explorer, DAMPE)是我国空间科学卫星系列的首发星，用于找出可能的暗物质粒子信号。塑料闪烁体阵列探测器(plastic scintillator detector, PSD)分系统作为卫星有效载荷的主体部件之一，参与承担高能粒子电荷测量和电子/γ射线鉴别任务。PSD由82根塑料闪烁体条和164个光电倍增管（photomultiplier tube, PMT)组成，有328个输出通道，每根塑料闪烁体条的动态范围为2×103，需配备1套完备的读出电子学系统。该电子学系统由4块前端电子学（front-end electronics, FEE）板构成，共具有360个信号处理通道，总功耗6 W。电路主要包括电荷测量电路、模拟调理电路、模数变换电路、刻度电路、环境监测电路、FPGA电路、电源管理电路以及接口电路等，其主要功能是基于32路模拟信号将PMT的电荷信号输入VA160 ASIC芯片，考虑了抗辐照加固、温度设计等一系列关键问题，以确保在严酷的太空中具有长期的可靠性。测试结果表明，该FEE系统工作稳定、性能良好，具有较好的技术指标，每个电子学通道实现了0～12.5 pC的动态范围，通道的随机噪声水平好于2 fC，积分非线性好于0.6%。FEE能适应恶劣的空间环境，具有很高的可靠性。FEE配合PSD样机还分别于2014年和2015年在欧洲核子中心（CERN）的PS和SPS终端成功完成了2次束流试验，验证了PSD的探测能力完全满足任务书中提出的功能和指标要求，能很好实现实际科学任务需求。     

高密度塑料闪烁体探测器的数据获取系统设计

由中国科学院近代物理研究所承担的塑料闪烁体探测器研究项目,其目标是开展空间粒子探测、重构入射电子轨迹、区分电子和光子、鉴别重离子。为配合该探测器测试工作,设计了一套完备的数据获取电路(DAQ)与上位机软件。DAQ接收4块前端电子学(FEE)板的数据,可完成360路电子学通道的数据读出;接收上位机的控制命令并分发给各FEE;接收探测器的击中信息并产生触发信号;接收FEE的遥测数据并传给上位机。该DAQ与上位机通过USB总线和RS232总线实现实时通信。上位机软件基于LabWindows/CVI软件平台开发,实现对FEE电子学系统的控制、数据读取与保存,以及FEE系统运行状态参数信息的实时显示。该数据获取系统电路结构紧凑、功能完善,上位机软件具有良好的人机交互界面。经现场实际运行,DAQ与上位机软件满足设计要求,目前已成功应用于塑料闪烁体探测器读出电子学测试系统。     

用于新型塑料闪烁体阵列探测器的多通道前端读出电子学设计

介绍一种用于新型塑料闪烁体阵列探测器系统的前端读出电子学（FEE）的设计与实现,该前端读出电子学主要基于电荷测量专用的集成电路（ASIC）芯片和现场可编程逻辑门阵列（FPGA）研制,可实现对多路探测器信号的采集、处理、筛选、打包,并通过LVDS差分接口上传到后端的数据获取系统（DAQ）。同时,该电路设有板载线性标定电路,可实现对各通道电子学性能刻度,设有电源电流、关键芯片及电路温度实时监控等电路,使电路具有较完善的功能和较强的自我保护能力。     

Design of data transmission for a portable DAQ system

Field Programmable Gate Array （FPGA）, combined with ARM （Advanced RISC Machines） is increasingly employed in the portable data acquisition （DAQ） system for nuclear experiments to reduce the system volume and achieve powerful and multifunctional capacity. High-speed data transmission between FPGA and ARM is one of the most challenging issues for system implementation. In this paper, we propose a method to realize the high-speed data transmission by using the FPGA to acquire massive data from FEE （Front-end electronics） and send it to the ARM whilst the ARM to transmit the data to the remote computer through the TCP/IP protocol for later process. This paper mainly introduces the interface design of the high-speed transmission method between the FPGA and the ARM, the transmission logic of the FPGA, and the program design of the ARM. The theoretical research shows that the maximal transmission speed between the FPGA and the ARM through this way can reach 50 MB/s. In a realistic nuclear physics experiment, this portable DAQ system achieved 2.2 MB/s data acquisition speed.     

基于FPGA的高速峰值检测

针对研发数字多道的实际需求,提出了一种基于FPGA的高速峰值检测技术,并且采用ARM+FPGA的架构实现了基于该技术的数字多道系统。通过Modelsim仿真分析了FPGA峰值检测算法的理论,该算法可精确获取高斯信号的最值并获得幅度值。最后通过CZT探测器进行~(241)Am源实测γ射线能谱,实验结果表明该峰值检测算法及数字多道系统设计可准确并且快速获得能谱图。通过合理设置峰值检测算法的高低阈值,可以测试不同基线值的前放信号。     

DBPM signal processing with field programmable gate arrays

DBPM system performance is determined by the design and implementation of beam position signal processing algorithm.In order to develop the system,a beam position signal processing algorithm is implemented on FPGA.The hardware is a PMC board ICS-1554A-002(GE Corp.)with FPGA chip XC5VSX95T.This paper adopts quadrature frequency mixing to down convert high frequency signal to base.Different from conventional method,the mixing is implemented by CORDIC algorithm.The algorithm theory and implementation details are discussed in this paper.As the board contains no front end gain controller,this paper introduces a published patent-pending technique that has been adopted to realize the function in digital logic.The whole design is implemented with VHDL language. An on-line evaluation has been carried on SSRF(Shanghai Synchrotron Radiation Facility)storage ring.Results indicate that the system turn-by-turn data can measure the real beam movement accurately,and system resolution is 1.1μm.     

基于SEM的FPGA抗单粒子翻转技术研究及验证

随着FPGA片内纠检错技术的发展,Xilinx公司在旗下的SRAM型FPGA上应用了一种名为软错误修复(SEM)的加固技术,大幅提升了配置RAM的单粒子软错误检测和修复效率。但这种片内加固技术本身需要使用一定的逻辑和存储资源,同样也有发生单粒子软错误的风险。本文分析了应用SEM加固技术的必要性和存在的问题,提出一套基于SEM的FPGA抗单粒子翻转解决方案,并给出了在XC7K410T型FPGA上的试验验证结果,验证了加固技术的有效性。     

基于NiosⅡ和SD卡的数据采集系统的设计

在NiosⅡ软核处理器上采用SD卡设计了一种嵌入式文件系统,并在该文件系统和FPGA的基础上设计了一种便携式数据采集系统.     

可用于核物理监控系统的microC/OS-Ⅱ片上系统的研究

论述了一种基于FPGA和实时操作系统microC/OS-Ⅱ、适用于核物理数据检测和实验控制的片上可编程系统SOPC(System On a Programmable Chip)的设计,并在altera-stratix-Ⅱ2S60f1020c3芯片内获得实现.该片上可编程系统的硬件处理器和实时操作系统都可根据需求裁剪、重配置.