Windows平台上实现多媒体信息实时捕获的几种主要技术研究

针对实时视频捕获，讲述了在Windows环境下利用VideoforWindows库函数和DirectShow技术实现实时视频采集的关键技术，给出了软件实现视频流捕获的结构流程和相应的编程示例。     

基于DirectShow视频帧实时捕捉的设计与实现

主要针对远程教育等软件系统中现存的黑屏问题提出一种解决方案。运用DirectShow技术对多媒体文件或多媒体流中的视频流进行处理,实现从多媒体文件视频流中进行视频帧的实时捕获,而后调用Windows中GDI函数对获取的图像帧进行渲染,最后按照MPEG2标准合成AVI视频文件并可以实时重放。     

视频会议中的同步缓冲设计

接收缓冲区对于保证视频流的播放质量起着关键的作用.针对接收实时视频流这种特殊需求,本文提出了一种时间驱动的具有同步功能的缓冲区设计方案.经过实验测试,缓冲区在平滑视频呈现、解决恶劣网络环境下的丢包乱序等问题有良好的效果,已经应用到某大型网通视频直播接收系统中,可以广泛应用于任何接收实时视频流的客户端系统中.     

基于FPGA的多运动目标检测及硬件实现

针对视频流图像的目标检测,基于帧间差分理论提出了一种实时多运动目标检测算法。根据视频图像在实时处理中的应用,基于FPGA硬件平台并行处理快与可编程的特性,在FPGA上实现算法,经过MATLAB环境算法验证,并在设计的FPGA视频图像处理系统进行实现。该系统主要由图像采集模块、图像缓存模块、图像处理模块及图像显示模块4部分组成,通过OV5640采集图像数据,再对数据进行差分、滤波、形态学等一系列算法处理,存入DDR3中,最后通过VGA进行显示。实验结果表明,该系统在一定测距范围内可稳定跟踪运动目标,可实时显示,多目标检测识别率较高,能实时检测视频流图像中的多运动目标。     

基于块处理的扩频信号实时捕获及其FPGA实现

块处理方法实现扩频信号的捕获因其运算量巨大到目前为止多用于软件接收机中.本文从扩频信号的实时捕获出发,研究了块处理技术及其结构,设计了基于块处理技术的扩频信号捕获的总体实现方案和各个功能模块,详细介绍了其实现方法并用FPGA给予实现.并给出了实际运行结果.结果表明该设计能成功完成扩频信号实时快速捕获.     

基于螳螂眼算法无人矿车图像处理系统研究

为了提高矿下恶劣环境中无人车图像处理的时效性和准确性,设计了一种基于螳螂眼算法的图像处理系统。采用专用数字图像处理芯片CV220x作为无人矿车图像处理系统的核心处理器,并运用基于螳螂眼算法扩展的边缘检测技术、图像形态运算以及神经元学习算法对矿下拍摄的视频流进行实时、高效的处理。最后通过MATLAB对算法进行仿真,并以矿下实时拍摄的视频数据为实验对象,实验结果表明此算法适用于矿下无人车安全运行所需的固件控制模块,能够对车前人员进行明确的检测并及时做出安全警报。     

Windows环境下的实时视频捕获技术

结合软件实现ＰＳＴＮ可视电话的实际应用,针对其实现中的一个重要环节－－实时视频捕获,讨论了在Ｗｉｎｗｏｓ环境下利用ＶｉｓｕａｌＣ＋＋所提供的Ｖｉｄｅｏ ｆｏｒ Ｗｉｎｄｏｗｓ库函数实现实时视频采集的关键技术,给出了软件实现视频流捕获的结构流程和相应的编程示例。     

在Delphi中利用VFW和简易摄像头实现图像采集和处理

在多媒体系统中,视频的捕获以及处理技术是其非常重要的一个组成部分。主要介绍在Delphi应用程序中利用VFW和简易摄像头实现图像采集和处理,实现了视频流的捕获和单帧数据的捕获,并可进行存储。     

基于FPGA与Sobel算法的实时图像处理

如今,图像处理算法的复杂度越来越高,图像处理的数据量越来越大,图像处理的实时性显得十分重要。为了解 决图像预处理、视频流数据实时性存在的问题,给出了一种基于FPGA和OV5640以Sobel算子进行边缘检测的图像采集与处 理系统设计方法,FPGA将OV5640摄像头采集到的视频流数据传送至SDRAM,由Sobel算子模板处理后通过VGA显示视频 图像。该设计基于Intel公司的Cyclone IV系列FPGA芯片EP4CE10F17C8进行了验证。实验结果表明,基于FPGA和Sobel边 缘检测算法,使用流水线设计和乒乓操作,可实现视频流数据处理的实时性。     

动态视频采集过程中静态图像压缩方法研究

在很多多媒体系统中都要从视频流中捕获单帧图像并对其进行实时压缩。本文首先介绍了在Windows平台下开发视频采集程序的基本原理,然后给出JPEG文件压缩的基本原理。在此基础上,介绍了基于VFW的对视频流中单帧静态图像进行压缩的方法。     

基于6416和FPGA的手部三模态识别装置设计与实现

介绍了将手形、掌纹和手掌静脉身份识别理论与FPGA和DSP数字处理系统相结合构成能够方便用于门禁、考勤等的具有高可靠性和高安全性要求的快速身份识别装置。装置采用可见光和近红外双摄像头提高对手形、掌纹和手掌静脉图像的有效获取。利用FPGA实现双摄像头图像数据的同步采集、数据缓存以及对液晶显示屏、补光系统等的控制,以减少DSP的负担,使DSP能够专注于对手形、掌纹和手掌静脉的数据处理识别工作,保证系统运行的实时性。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

基于FPGA的嵌入式彩色图像检测系统

针对传统彩色图像检测设备体积过大,而新一代摄像头在实时性和功耗上的缺欠,提出了基于内嵌高速RISC内核的FPGA作为主处理芯片的新一代网络摄像头的设计思路.介绍了CMOS图像传感器、图像数据采集和处理模块、以太网通信模块的工作原理和特性.文章侧重精密测试领域的要求,论述了图像处理的关键技术和算法,并以糖果生产检测项目实例对该摄像头进行了测试,其结论证明该摄像头在检测精度,尤其在处理速度上完全满足测试要求.     

Design of english video learning platform based on FPGA system and sobel algorithm

In order to improve the system performance of image processing and improve the efficiency of image processing, we can use some hardware running image processing algorithms. in practice, we introduce some reconfigurable devices and more advanced programming languages to use FPGA for image processing. following will briefly introduce the design of FPGA in the edge detection system.The design has integrated a 32-bit soft RISC processor as dedicated hardware peripheral micro development and EDK embedded system developed by the system generator. Input is detected from a real-time image obtained from the CMOS camera displayed on the DVI display on the screen.     

Embedded system for contrast enhancement in low-vision

This paper presents a real-time contrast enhancement system, implemented in FPGA and adapted to display the processed images on a Head Mounted Display (HMD). A novel visual processing scheme is proposed which combines a version of the algorithm known as Contrast Limited Adaptive Histogram Equalization (CLAHE) with a spatial filtering based on a bio-inspired retina model. The system is designed so that visually impaired people can improve their functionality in environments with non-uniform lighting or with abrupt changes in lighting conditions. The parallelism offered by FPGA devices allow to achieve real-time processing with VGA-resolution images, reaching up to 60 frames per second. This system, developed on a FPGA of reduced complexity, has been compared in performance with a parallel implementation on a portable platform based on GPU.     

Automatically controlled pan–tilt smart camera with FPGA based image analysis system dedicated to real-time tracking of a moving object

This paper presents an intelligent, automatically controlled camera based on visual feedback. The camera housing contains actuators that change the orientation of the camera – enabling a full rotation around the vertical axis (pan) and 90° around the horizontal axis (tilt). A system for acquisition, processing image analysis and a camera driver are implemented in the FPGA Xilinx Spartan-6 device. An original, innovative reconfigurable system architecture has been developed. The FPGA device is connected directly to the eight independently operated SRAM memory banks. A prototype device has been constructed with a real-time tracking algorithm, enabling an automatically control of the position of the camera. The device has been tested indoors and outdoors. The camera is able to keep a tracked object close to the center of its field of view. The power consumption of the control system is 2 W. A reconfigurable part reaches the computing performance of 3200 MOPS.     

Low power FPGA-based image processing core for wireless capsule endoscopy

The paper presents an FPGA-based image and data processing core for future generation wireless capsule endoscopy (WCE). The main part of the presented core is an image compressor, for which a hardware implementation architecture requiring only two clock cycles for processing a single image pixel is proposed. Apart from the image compressor, the presented core includes a camera interface, a FIFO queue storing the compressed image bitstream, a forward error correction encoder protecting transmitted data against random and burst transmission errors, and a system controller supervising internal WCE operations. The presented core has been implemented in a single ultra low power, 65 nm FPGA chip. Power consumption of the designed FPGA core was determined to be comparable to other ASIC-based WCE systems.     

基于MicroBlaze软核处理器的图像采集系统设计

针对传统图像采集系统功能单一及调试困难等缺点,在图像采集与处理系统中引入基于MicroBlaze软核处理器的SOPC;通过平台FPGA设计技术,在一片可重构SOPC中集成了一套用于图像数据采集与阶段调试的系统,内部OPB总线上采用自定义的IP核实现图像数据的采集与缓存控制,并通过USB口将图像处理数据向主机PC进行实时的转送;通过实验验证以及系统最终实现表明,该设计能快速高效地完成图像数据的采集与系统实时调试,具有体积小、可重构、稳定性好等特点,并已应用于某一科研相机的图像采集与处理系统中。     

图像FAST角点检测算法的FPGA实现与系统集成

基于Vivado HLS工具封装了包括FAST算法和AXI接口的FPGA硬件IP,并将该IP集成到工业摄像机的嵌入式系统中,工作摄像机中FAST算法的最终处理结果传输给视觉检测设备主机。利用相同图像的FAST角点检测算法对FPGA算法电路和OpenCV算法程序进行对比实验,完成相同功能的情况下前者的处理速度比后者快约60倍,该功能在工业摄像机中使数据带宽最多减小9%,显示出本文的工作可提高工业视觉检测设备的检测效率和性能。相关技术可应用于其他图像处理算法,也可推广到二维传感器阵列数据的处理。