星载高灵敏度平衡光电探测器研究

设计了一种由平衡光电二极管芯片和跨阻放大器混合集成的星载高灵敏度平衡光电探测器。平衡光电二极管芯片采用双InP-InGaAs光电二极管单元单片集成的内平衡结构,以降低芯片自身噪声,提高探测器灵敏度。通过Cadence仿真软件对集成了正负双向电流输入电路、自动增益控制电路和反相器型输入电路的闭环放大器结构进行了仿真,得到等效噪声功率、带宽和增益三者之间的关系,制作出适配平衡光电二极管芯片的跨阻放大器。搭建1.55μm激光测试系统对研制的探测器进行性能测试,结果显示,其3dB带宽为1.58GHz,等效噪声功率密度为5.96pW/Hz1/2,共模抑制比为42.04dB(@DC～1.58GHz),在相干激光通信系统中的接收灵敏度达到-61dBm。     

一种螺旋巴伦结构的毫米波二倍频器MMIC设计

基于GaAs肖特基二极管工艺,研制了一款无源毫米波二倍频器单片微波集成电路(MMIC).该电路的拓扑结构包含并联二极管对,输入巴伦和输入、输出匹配电路,其中输入巴伦为螺旋型Marchand巴伦,使电路输入输出端具有奇偶次谐波相互隔离的特点,不仅抑制了输出奇次谐波,而且增加了线间的耦合,显著减小了芯片的面积.在设计软件对电路进行仿真优化的基础上,经过实际流片并对芯片进行了测试,实现了输入功率为15 dBm时,输出频率在44～60 GHz处,输出功率大于-1 dBm,变频损耗小于16 dB,对基波和各次谐波抑制度大于30 dBc的技术指标.芯片实际尺寸为1.45 mm×1.1 mm.     

3 mm单平衡混频器芯片

为满足3 mm收发系统的小型化需求,采用InP高电子迁移率晶体管(HEMT)工艺,设计并制造了一款3 mm单平衡混频器芯片.该单平衡混频器芯片采用了反向并联肖特基二极管对(APDP)和三线耦合Marchand巴伦结构,在获得精确的肖特基二极管非线性模型和巴伦电磁场S参数模型的基础上,对混频器进行了电路设计.最终获得了良好的工作带宽、变频损耗与隔离度指标,在片测试结果显示,该芯片射频、本振频率为82～100 GHz,变频损耗小于9 dB,本振(LO)-射频(RF)隔离度大于20 dB,中频带宽为0.1～18 GHz,整体芯片尺寸为1.1 mm×1.0 mm.     

宽带混频器的优化设计

采用0.25μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并实现了一款单片宽带混频器.该混频器采用双平衡混频器结构,以串联的两个漏源相连的PHEMT作为环形二极管电桥中的二极管以提升混频器线性度.本振巴伦和射频巴伦均采用螺旋线式Marchand巴伦,为降低巴伦的幅度及相位不平衡度,采用遗传算法对巴伦的几何参数进行了优化设计.该混频器电路采用0.25 μm GaAs PHEMT工艺实现,芯片面积为1.5mm×1.1 mm.测试结果表明,当本振功率为20 dBm时,变频损耗小于7 dB,输入三阶交调点ⅡP3大于22 dBm.本振端口到射频端口和中频端口的隔离度均大于30 dB.     

基于肖特基变容二极管的0.17 THz 二倍频器研制

研制了一种基于肖特基变容二极管的0.17 THz 二倍频器, 该器件为0.34 THz 无线通信系统收发前端提供了低相噪、低杂散的本振信号.倍频器结构基于波导腔体石英基片微带电路实现, 其核心器件是多结正向并联的肖特基变容二极管.文中采用结参数模型和三维电磁模型相结合的方式对二极管进行建模, 通过两种电路匹配方式实现了0.17 THz 二倍频器的最优化设计, 最终完成器件的加工及测试.测试结果表明, 在输入80~86 GHz, 20 dBm 的驱动信号下, 倍频器的最大输出功率达12.21 mW, 倍频效率11%, 输出频点为163 GHz;当前端输入功率达到饱和状态时, 该频点输出功率可达21.41 mW.     

0.14 THz倍频器的设计与仿真

固态倍频器是毫米波及亚毫米波频段超外差接收机中的关键器件,其研制对太赫兹通信具有重要意义。介绍了一种基于肖特基变容二极管的宽带、高效率0.14 THz二倍频器的拓扑结构和仿真设计。该倍频器基于波导腔体石英基片微带电路形式,通过引线互联分别实现肖特基二极管接地和施加外部直流偏置,倍频器各部分采用了宽带电磁耦合结构设计。在开展了二极管建模及阻抗特性分析的基础上,采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。仿真结果表明,当输入频率为65 GHz~75 GHz,驱动功率为20 dBm时,倍频器的输出功率最高达10.1 dBm,倍频效率达10.8%。     

110GHz 阻性平衡三倍频器设计

本文介绍了一种基于阻性肖特基二极管芯片UMS DBES105a 的110GHz 三倍频器,通过两个芯片反向并联形成 了平衡结构,同时提高了倍频器的功率承受能力。电路设计中使用二极管三维电磁模型,匹配设计时未设计专门的输入 过渡和滤波器,而是直接经行匹配设计,提供了更多的可优化参量,以达到最佳的匹配效果和带宽。经过HFSS 和ADS 联合仿真,在频率为31~44GHz,功率为20dBm 的驱动信号激励下,三倍频器输出频率大于7dBm,最大输出功率为 9.1dBm@105GHz。     

140GHz二倍频器的研制

太赫兹通信中本振链输出功率无法满足实际需求,因此提出一种基于肖特基变容二极管的宽带、高效率140 GHz二倍频器设计方案。该倍频器结构基于波导腔体石英基片微带电路的混合集成方式实现。采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。根据仿真结果,完成了140 GHz二倍频器的加工、制作与测试工作。实测结果表明,在20 dBm的驱动功率下,倍频器的输出功率最高达6.6 mW,倍频效率7.15%;输入功率23 dBm对应的最大输出功率可达11.2 mW。该器件的成功研制使得实现太赫兹通信中的本振链成为可能。     

140 GHz二倍频器的研制

太赫兹通信中本振链输出功率无法满足实际需求,因此提出一种基于肖特基变容二极管的宽带、高效率140 GHz 二倍频器设计方案。该倍频器结构基于波导腔体石英基片微带电路的混合集成方式实现。采用三维有限元与非线性谐波平衡联合仿真方法,实现了倍频器的最优化设计。根据仿真结果,完成了140 GHz二倍频器的加工、制作与测试工作。实测结果表明,在20 dBm的驱动功率下,倍频器的输出功率最高达6.6 mW,倍频效率7.15%;输入功率23 dBm对应的最大输出功率可达11.2 mW。该器件的成功研制使得实现太赫兹通信中的本振链成为可能。     

K波段单平衡上变频器的设计

文中介绍了一种应用于宽带无线接入系统发射机的K波段单平衡上变频器的设计方法,并给出了仿真结果和电路版图。电路选用Alpha公司的砷化镓肖特基势垒二极管,采用易于实现的环形电桥结构。通过在环形电桥的一个端口附加45。相移实现了上边带单平衡混频,变频损耗小于6dB,三阶交调系数为39dB,输入1dB压缩点为10dBm。整个电路具有低成本、低变频损耗的特点。     

基于肖特基阻性二极管的140 GHz二倍频器

介绍了一种基于肖特基阻性Z-极管的140GHzZ-倍频器,该倍频器采用矩形波导内嵌石英基片微带电路,通过四肖特基结正向并联结构提高驱动功率承受能力。倍频设计中应用了自建精确二极管三维电磁模型、宽带电磁耦合结构和宽带阻抗匹配结构,以提高仿真结果和实际器件的吻合度。测试结果表明：在频率为65GHz一75GHz,功率为20dBm的驱动信号激励下,二倍频器输出频率为130GHz～150GHz,输出功率为3．3dBm～8．0dBm,倍频损耗为11．7dB～16．3dB。在23dBm-24dBm的最大驱动功率激励下,倍频器最大输出功率达11．2dBm／136GHz,基本达到了成像雷达的应用性能指标。     

高功率110 GHz平衡式肖特基二极管频率倍频器

高频段的太赫兹信号通常是由多个倍频器级联输出的,因此要求倍频链路的前级必须具备高输出功率的能力。为了提升太赫兹倍频器的功率容量和效率,结合高频特性下肖特基二极管有源区电气模型建模方法,采用高热导率的陶瓷基片,利用对称边界条件,在HFSS和ADS中实现对倍频器电路的分析和优化,研制出了高功率110 GHz平衡式倍频器。最终测试结果表明,驱动功率为28 dBm左右时,该倍频器在102~114.2 GHz的工作带宽内的最高输出功率和效率分别为108 mW和17.6%,为链路后续的二倍频和三倍频提供足够的驱动功率。     

基于GaAs肖特基二极管的330GHz接收前端技术研究

基于GaAs肖特基二极管,设计实现了310~330 GHz的接收机前端.接收机采用330 GHz分谐波混频器作为第一级电路,为降低混频器变频损耗,提高接收机灵敏度,分析讨论了反向并联混频二极管空气桥寄生电感和互感,采用去嵌入阻抗计算方法,提取了二极管的射频、本振和中频端口阻抗,实现了混频器的优化设计,提高了变频损耗仿真精度.接收机的165 GHz本振源由×6×2倍频链实现,其中六倍频采用商用有源器件,二倍频则采用GaAs肖特基二极管实现,其被反向串联安装于悬置线上,实现了偶次平衡式倍频,所设计的倍频链在165 GHz处输出约10 dBm的功率,用以驱动330 GHz接收前端混频器.接收机第二级电路采用中频低噪声放大器,以降低系统总的噪声系数.在310~330 GHz范围内,测得接收机噪声系数小于10.5 dB,在325 GHz处测得最小噪声系数为8.5 dB,系统增益为(31±1)dB.     

A 77 GHz mHEMT MMIC Chip Set for Automotive Radar Systems

A monolithic microwave integrated circuit (MMIC) chip set consisting of a power amplifier, a driver amplifier, and a frequency doubler has been developed for automotive radar systems at 77 GHz. The chip set was fabricated using a 0.15 µm gate‐length InGaAs/InAlAs/GaAs metamorphic high electron mobility transistor (mHEMT) process based on a 4‐inch substrate. The power amplifier demonstrated a measured small signal gain of over 20 dB from 76 to 77 GHz with 15.5 dBm output power. The chip size is 2 mm × 2 mm. The driver amplifier exhibited a gain of 23 dB over a 76 to 77 GHz band with an output power of 13 dBm. The chip size is 2.1 mm × 2 mm. The frequency doubler achieved an output power of –6 dBm at 76.5 GHz with a conversion gain of ?16 dB for an input power of 10 dBm and a 38.25 GHz input frequency. The chip size is 1.2 mm × 1.2 mm. This MMIC chip set is suitable for the 77 GHz automotive radar systems and related applications in a W‐band.     

A 25–75 GHz Miniature Double Balanced Frequency Doubler in 0.18-$mu$m CMOS Technology

A 25-75 GHz compact double balanced frequency doubler fabricated in standard 0.18-mum CMOS process is demonstrated. The resistive doubler is composed of two identical asymmetric broadside-coupled baluns, and a quad GS-connected diode. The fabricated doubler achieves a radio frequency bandwidth from 25 to 75 GHz with a maximum output power better than +3 dBm; the fundamental signal rejection is ranging from 32 to 59 dB, and only occupies a chip size of 0.24 mm². To the knowledge of the authors, this double balanced frequency doubler is the first demonstration with an operating frequency up to 75 GHz in 0.18-mum CMOS technology and shows this silicon-based frequency doubler can compare with its GaAs counterpart.     

Schottky Barrier Diode Circuits in Silicon for Future Millimeter-Wave and Terahertz Applications

This paper presents Schottky barrier diode circuits fully integrated in a 0.13- mum SiGe BiCMOS process technology. A subharmonically pumped upconverter and a frequency doubler are demonstrated that operate beyond 100 GHz without the need of external components. The upconverter has a size of 430 times 780 mum² including on-chip matching elements and bond pads. It has a conversion gain of - 6 to - 7 dB from 100 to 120 GHz. The upconverter achieves a high single-sideband saturated output power of - 4 dBm from 100 to 120 GHz and a high linearity with a 1-dB compression point of - 6 dBm. The frequency doubler has a size of 360 times 500 mum² and can deliver up to 2.5 dBm at 110 GHz.     

多阳极220 GHz倍频器单片设计

介绍了一款基于GaAs肖特基二极管单片工艺的220 GHz倍频器的设计过程以及测试结果。为提高输出功率,倍频器采用多阳极结构,8个二极管在波导呈镜像对称排列,形成平衡式倍频器结构。采用差异式结电容设计解决了多阳极结构端口散射参数不一致问题,提高了倍频器的转换效率和工作带宽。对设计的倍频器进行流片、装配和测试,测试结果显示：倍频器在204~234 GHz频率范围内,转化效率大于15%;226 GHz峰值频率下实现最大输出功率为90.5 mW,转换效率为22.6%。设计的220 GHz倍频器输出功率高,转化效率高,工作带宽大。     

A broadband 800 GHz Schottky balanced doubler

A broadband planar Schottky balanced doubler at 800 GHz has been designed and built. The design utilizes two Schottky diodes in a balanced configuration on a 12 μm thick gallium arsenide (GaAs) substrate as a supporting frame. This broadband doubler (designed for 735 GHz to 850 GHz) uses a split waveguide block and has a relatively simple, fast, and robust assembly procedure. The doubler achieved ≈10% efficiency at 765 GHz, giving 1.1 mW of peak output power when pumped with about 9 mW of input power at room temperature