铁电存储器在存储测试系统中的应用

为了实现环境试验的存储测试系统,采用了FRAM存储器M28W640结合SOC片上系统C8051F340的设计,通过分析其性能和接口电路,编写了相应的读写程序。由于这种并行非易失性存储测试技术方式具有高速读写、超低功耗、几乎无限次擦写,读写程序编写简便的优点,非常适合在此类存储测试系统中使用。     

基于USB2．0的Flash编程器的FPGA实现

Flash闪存是一种非易失性存储器,由于与其他类型非易失性存储器相比具有容量大、访问速度快、成本低廉、使用方便等许多优点,广泛应用于工业控制、通信设备、办公设备、家用电器等领域.利用存储信息掉电不丢失的特点,Flash常常用来存储程序、系统参数、关键数据等内容.     

多年媳妇熬成婆:Flash Memory撑起关边天!闪存产业现况与厂商策略定位

闪存(Flash Memory)是非掉电易失性内存的一种,具有关掉电源仍可保存数据的优点,同时又具备掉电易失性内存可重复读写且读写速度快、单位体积内可储存最多数据量,以及低功耗特性等优点,故是现阶段行动储存装置的首选.近年来由于手机、PDA、MP3、DSC等应用系统的带动,Flash Memory的需求量和容量也有了跳跃式的成长.     

基于光电耦合的耐压绝缘测试系统设计

应用集成光电耦合器TLP521-4,设计了一种基于光电耦合的耐压绝缘测试系统,详细说明了光电耦合隔离的耐压绝缘测试系统的设计思路和硬件电路结构.这种基于光电耦合的耐压绝缘测试系统具有抗电磁干扰强、成本低廉的优点,能极大提高测试系统的工作稳定性.     

基于AVR单片机+FPGA的U盘记录器设计

为了满足某民航导航系统中高速海量数据的存储要求,提出了一种基于AVR单片机和FPGA结合控制的U盘记录器设计方案。设计中以AVR单片机控制CH376读写U盘数据为核心,并利用FPGA控制大容量FLASH作为高速数据的缓存介质,解决了单片机缓存资源匮乏而造成的数据存储不可靠的问题。同时设计了专门的掉电检测电路,在掉电瞬间保存FLASH断点地址,实现了系统再上电的续存功能。经过多次测试与实验表明,系统性能表现优良,工作稳定可靠,能够满足实际工程应用需求,并已成功应用与某民航飞行数据记录系统中。     

基于FPGA的智能分区存储系统设计

常规炮弹于恶劣环境下,内部信号采集处理系统存在意外瞬时掉电的情况。针对掉电情况下数据存储错误的问题,提出了一种基于FPGA的智能分区存储方法,在研究NAND Flash读写、擦除和存储的特点的基础上,设计了一种智能分区存储系统,实现了存储数据开始地址的智能检测及断电自动跳址开始下一次数据的续存。实弹试验证明,该系统提高了FLASH存储区域的利用率,有效的解决了数据存储系统在常规弹药制导化应用过程中的实际问题。     

Ramtron推出内嵌FRAM的增强型8051MCU 突破性的非易失性数据存储/处理系统

非易失性铁电存储器(F R A M)和集成半导体产品供应商RamtronInternational发布第一款嵌入了非易失性F R A M存储器的8051MCU—VRS51L3074。Ramtron将FRAM加入于其高速灵活的Versa8051系列产品中,以实现设计高速及高可靠性的非易失性数据存储和处理系统,而该系统只有嵌入了F R     

存储器DS1554的特性及应用

<正> DS1554是新型的非易失性数据存储器,有32k的数据存储容量。它除了具有掉电后存储的数据不丢失的特性外,还内藏实时时钟。它有DIP和PowerCap两种封装形式,5V和3.3V两种工作电压。DIP封装的内有32.768kHz时钟晶振和保证数据掉电不丢失的锂电池,而PowerCap封装的没有,需要经过专门的外接引脚在片外安装。本文着重介绍DIP封装的DS1554。     

基于FPGA的F-RAM防掉电设计

在复杂实验条件下,需采用非易失性铁电存储器记录重要数据。为防止二次上电时实验数据被覆盖,需设计防掉电功能。文中介绍了一种F-RAM的防掉电设计思路,并基于现场可编程门阵列实现,板级验证工作正常,并已在相关项目中得到应用且达到了预期功能。     

基于AT45DB642D存储器的音频播放器设计

介绍了Atmel公司的AT45DB642D存储器和美国Cygnal公司的C8051F350单片机．以AT45DB642D为外部掉电存储介质，以C8051F350单片机为控制核心，设计了音频播放器。详细阐述了系统硬件组成和软件设计，给出了单片机与AT45DB642D的SPI接1：7电路、程序流程图及部分程序代码。音频播放器具有多通道采集、存储容量大、数据保存具有非易失性等特点。     

一种实现单片机工作在低功耗模式下的事件寄存器电路设计

基于微处理器的单片机广泛应用于各行各业,其低功耗模式一般采用间歇工作方式,通过外部事件产生中断信号,使处于休眠或掉电状态的处理器进入运行状态,为节省处理器的中断资源,简化单片机软硬件开发,设计一种由D型触发器组成的事件（中断信号）寄存器电路,将事件（中断信号）储存后供处理器读取。文中给出了事件寄存器电路设计,电路的PROTEUS仿真结果表明其与设计目标一致,该电路在基于PC104等处理器的低功耗系统中已得到应用。     

面向大数据的分布式缓存设计

大数据平台的底层存储系统往往无法匹配上层计算应用的读写性能,而一个设计良好的分布式缓存系统将缩小CPU密集型应用和IO密集型应用之间不匹配的性能差距。设计的面向大数据应用的分布式缓存系统,在读写流程、I/O事件驱动并发模型及元数据模型等方面进行了合理设计与优化,并使用fio工具测试了顺序写、随机写、顺序读及随机读场景下的吞吐率与IOPS等性能指标,验证了该分布式缓存系统的高性能优势和应对高并发场景的扩展能力。     

一种具有掉电数据保持功能的触发器设计

提出了一种用相变器件作为可擦写存储单元的具有掉电数据保持功能的触发器电路.该触发器由四部分组成:具有恢复掉电时数据的双置位端触发器DFF、上电掉电监测置位电路(Power On/Off Reset)、相变存储单元的读写电路(Read Write)和Reset/Set信号产生电路,使之在掉电时能够保存数据,并在上电时完成数据恢复.基于0.13μm SMIC标准CMOS工艺,采用Candence软件对触发器进行仿真,掉电速度达到0.15μs/V的情况下,上电时可以在30ns内恢复掉电时的数据状态.     

大克尔角磁光材料测试系统试验研究

磁光存储系统中,存储信息的介质——磁光材料膜的读/写性能直接影响了系统信噪比和信号质量,直接擦写等性能指标,因此,研制和开发高性能磁光材料是改善系统性能的直接手段.本文介绍了一个磁光材料读/写性能测试系统以及利用该装置对大克尔角磁光材料MnBiAl样品进行的静态读/写试验,测试结果可以为分析和改进这种新型磁光材料的读/写性能及其实用性提供有益的数据.     

CH378主机方式USB存储设备写入速度提升方法研究

摘要：CH378接口芯片完成对USB存储设备的读写操作,实现大容量数据的便携存储。系统采用MCU控制CH378接口芯片来完成对USB存储设备的读写操作。并对CH378主机方式USB存储设备的写入速度方案进行比较,从而设计一种新的方案对CH378主机方式USB存储设备写入速度有较大程度的提升,经过测试验证,USB存储设备的写入平均速度达517.9KB/s,对同类开发具有很好的参考意义,可以方便地集成于各种测试系统。     

An on-chip march pattern generator for testing embedded memorycores

In this correspondence, we propose an effective approach to integrate 40 existing march algorithms into an embedded low hardware overhead test pattern generator to test the various kinds of word-oriented memory cores. Each march algorithm is characterized by several sets of up/down address orders, read/write signals, read/write data, and lengths of read/write operations. These characteristics are stored on chip so that any desired march algorithm can be generated with very little external control. An efficient procedure to reduce the memory storage for these characteristics is presented. We use only two programmable cyclic shift registers to generate the various read/write signals and data within the steps of the algorithms. Therefore, the proposed pattern generator is capable of generating any march algorithm with small area overhead     

Molecular/Nanostructured Functional Metal Oxide Stacks for Nanoscale Nanosecond Information Storage

The metal oxide heterostructures market is exponentially growing, adhering to the trend of achieving fabrication versatility on a vast range of nonconventional electromagnetic and optical properties. A high degree of substrate tolerance and solution‐phase growth potential promise low‐cost flexible electronics and silicon‐based process compatibility. A molecule‐based complex oxide nanostructured stack integrated in an electro‐optically operable nonvolatile two‐terminal capacitive memory element is proposed. The cell demonstrates a remarkably high > 7 V memory window and write–read times down to 10 ns, promising for reliable high‐speed storage. Molecular orbital occupancy through broadband optical stimulus enables simultaneous phononic addressing and boosts the written information amount by up to 37%, achieving 10+ years storage duration. The resulting nonvolatile memories are the first‐documented complementary metal oxide semiconductor (CMOS)‐compatible long‐term‐retention molecular capacitive cell of its kind, implementing inherent structure‐emerging heat management. Great potential emerges for numerous energy‐inspired innovations, enabling functional oxide–molecular hybrids exploitation as high‐end nonvolatile memory products.     

The Real-Time Compression Layer for Flash Memory in Mobile Multimedia Devices

Flash memory is used for storage in mobile multimedia and embedded systems such as mobile phones, digital cameras, and MP3 players because of its small size, light weight, nonvolatile operation, vibration resistance, high capacity, and low power consumption. Data compression is one effective method for increasing capacity and reducing data transfer, however real-time performance is necessary for mobile multimedia device applications. We propose a mechanism that uses contiguous packing and a read/write ping-pong buffer along with the X-match and run-length compression/decompression algorithm to create a real-time compression layer. Compared to the internal packing scheme and best-fit method of Yim et al., our mechanism increases the compression ratio, improves the write response time by 60%, and stabilizes the read response time to make it suitable for real-time applications.