高频数字抽取滤波器的设计

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用多相分解技术,使大部分结构工作在较低时钟频率下,极大地降低了CIC的功耗,第二级采用传统结构。CIC补偿滤波器使信号通带平坦,半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能,搭建了四阶前馈—反馈结构ΣΔ调制器,作为数字抽取滤波器的输入,最终在输入信号频率为0.5 MHz时,数字抽取滤波器输出的信噪比为97.40 dB。     

数字温度传感器中低功耗数字滤波器设计

设计了一种应用于数字温度传感器的低功耗CIC(Cascade-Integrated-Comb)抽取滤波器。在功能上,控制滤波器单次转换和抽取倍数可变;在架构上,采用非递归和多相分解的方式分六级实现CIC滤波器。通过利用不同相位的时钟控制多相分解的各个通道数据传输,避免产生多相分解控制逻辑电路。采用同步和异步分频相结合的技术产生时钟分频电路,减少分频电路的复杂性。使用资源共享技术及将乘法运算转换为移位相加运算,能够减少多相分解引入的系数对电路的影响。经过逻辑综合和功耗分析验证表明:设计的滤波器系统功耗为流水线Hogenauer CIC系统功耗的28.6%,为传统非递归CIC滤波器系统功耗的45%。     

基于数字化接收机的补偿滤波器设计

阐述了数字化接收机中需要设计的CIC滤波器,分析用于设计补偿滤波器的基于切比雪夫逼近准则的FIR数字滤波器设计方法,给出了根据Remez算法设计的补偿滤波器.仿真实验表明,该补偿滤波器在改善CIC滤波器固有的通带衰减问题上的有效性.     

用于Sigma—DeltaADC的数字抽取滤波器研究

该文提出了一种对数字抽取滤波器的参数进行自动优化设计的方案。针对降低数字抽取滤波器的面积和功耗,对确定合适的CIC抽取滤波器的级联数目和抽取因子以及半带滤波器的级联数目和阶数进行了讨论和分析。采用上述方案,实现了一个256倍的降频,输入信号采样频率为512kHz,输出信号频率为2kHz,输出信号的信噪比（SNR）为110dB的数字抽取滤波器。最后用Simulink软件进行了仿真验证。     

一种高效灵活数字上变频FPGA设计

数字上变频器是软件无线电的核心部件之一,其基本功能是增加基带信号采样率并把其搬移到载波频率上.本文采用内插滤波器特性较好的积分梳妆滤波CIC和补偿滤波器CFIR级联的插值滤波器结构,载频可编程的数控振荡器(NCO)在Ahera FPGA EP2SGX90上实现了稳定可靠的数字上变频器.     

基带信号插值滤波器的设计及其FPGA实现

本文主要介绍了由内插滤波器特性较好的级联积分梳状滤波器CIC和补偿滤波器FIR级联的插值滤波器的结构。直接在FPGA中调用滤波器的IP核,采用多级级联的方式,这种结构的插值滤波器能有效地实现该设计提高基带信号采样率的要求。通过XILINX时序仿真验证了该结构的高效性和正确性,在实际矢量信号发生器研制中可推广应用。     

一种基于TMS320C5402的数字IIR滤波器设计

数字IIR滤波器广泛地应用于数字信号处理领域。本文主要介绍了如何在定点DSP芯片上实现IIR数字滤波器，并且通过对IIR滤波器结构的分析，对IIR数字滤波器作了一定简化，使得在定点DSP芯片上容易实现。本文采用TI公司的C54系列DSK并结合MATLAB进行仿真，达到了预期的效果。     

一种用于音频信号的Sigma-Delta A/D转换器设计

基于SMIC 180 nm混合信号CMOS工艺,实现了一种应用于音频信号的16 bit四阶级联Sigma-Delta ADC.其过采样率为64,信号带宽为20 kHz.数字滤波器采用CIC抽取滤波器、CIC补偿滤波器及半带滤波器级联实现,其通带纹波小于0.01 dB,阻带衰减达到-100 dB.在1.8V电源电压下,该ADC整体功耗约为2.34 mW.信噪失真比可达95.9 dB.     

软件无线电采样率转换中的CIC滤波器性能改进

该文描述了一种软件无线电采样率转换中的CIC滤波器件能改进的方法。软什无线电是具有高度灵活性、开放性的新一代无线通信系统；CIC滤波器实现简单，只用加减法就可以有效地执行采样率转换，而且其有较好的抗混叠和抗镜像性能，所以经常被应用于整数倍抽取和内插变换，传统的CIC滤波器是不适用于软件无线电的。该文通过分析传统的CIC滤波器结构特点以及目前已经存在的改进方法，通过控制改进型CIC滤波器的梳状滤波器级的延时，分析采样率转换因子和延迟序列的取值问题，合理的取值方案可以得到较好的旁瓣抑制和镜像衰减，并通过MATLAB进行仿真证明之。     

基于FPGA的CIC滤波器的设计

级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中实现抽取或者插值的高效滤波器.它主要用于降低或提高采样率,同时也具有低通滤波的作用.CIC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法运算),占用资源少,实现简单且速度高.针对软件无线电中的多速率信号处理技术,以降低采样率为例,首先简要总结了CIC滤波器的理论要点,重点介绍了基于FPGA的CIC滤波器具体设计方案和实现方法;然后运用VHDL语言在FPGA上进行了仿真、综合,仿真结果验证了设计的有效性和可行性.最后将其成功地运用于DDC芯片的开发中.     

Design of CIC roll-off compensation filter in a W-CDMA digital IF receiver

In a digital intermediate frequency (IF) receiver, decimation is performed to reduce the computational complexity and cascaded integrated comb (CIC) filter is used together with the decimation as an anti-aliasing filter. However, the CIC filter generates the roll-off phenomenon in the pass-band, which causes the receiving performance to be considerably degraded due to the distorted pass-band flatness of the receiving filter. In this paper, we propose a design method of the CIC roll-off compensation filter to reduce the performance degradation due to the roll-off characteristics of the CIC filter for a W-CDMA digital IF receiver. The performance of the proposed CIC roll-off compensation filter is confirmed through computer simulation in such a way that bit error rate (BER) is minimized by compensating the roll-off characteristics. In addition, the proposed method can be used in the design of a digital-to-analog (DAC) compensation filter and interpolator in the transmitter.     

有功电能计量IP核的设计

对有功电能计量的数学模型进行了分析,给出了相应的IP核实现模型,并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真,用VHDL作为设计语言,在QuartusⅡ软件下完成综合和仿真,并在Altera公司的FPGA芯片CycloneⅡEP2C35F484C8目标板上实现设计。     

∑-Δ微加速度计的抽取滤波器设计

设计一种数字抽取滤波器,用于∑-△微加速度计的研究。分析了抽取滤波器的实现结构;基于Matlab平台,利用Simulink的过滤器分析工具包（FDATool）,详细介绍了级联积分器梳状（CIC）滤波器和半带滤波器的设计过程,并给出它们相应的结构图;对滤波器的性能进行了仿真和分析。结果表明：抽取滤波器实现了256倍抽取,分辨率达到了20bit,该滤波器能正确再现输入加速度信号。     

强震观测系统中数字抽取滤波器的实现研究

为了提高六自由度强震观测系统的集成度以及可靠性,并降低它的系统成本,用现场可编程门阵列(FPGA)芯片取代六自由度强震观测系统内的∑-Δ型A/D转换器组件中的有限冲击响应(FIR)抽取滤波器芯片CS5322。根据FPGA芯片的特点,FIR数字抽取滤波器采用分布式算法来实现,这种方法实现的基础是查找表。同时,采用部分表结构实现的分布式算法大大降低了对FPGA芯片内部系统资源的占用。用这种方法,分别设计了芯片CS5322中三级FIR抽取滤波器,并且,在1片低成本EP1C12芯片中集成了8片CS5322的功能,完成了设计目标。     

一种新型的抽取滤波器设计

文章基于面积和功耗方面考虑提出了一种低功耗多相变级数非递归梳状滤波器结构,这种滤波器适合高阶过采样sigmadeltaA/D转换器。抽取滤波器采用Top-down方法设计,用0.6-μmCMOS标准单元实现,相比同样速度下的标准的非递归结构抽取滤波器节省了约1/3面积和功耗。     

高阶∑△ADC中的抽取滤波器的设计

从电路实现和降低功耗的角度出发,优化并改进了梳状滤波器结构,同时设计了 FIR 补偿滤波器对其通带衰减进行补偿,通过合理的硬件电路安排来节省面积、提高速度,最终完成了高阶∑△ADC 中的抽取滤波器的设计。经过 Matlab 仿真,该滤波器阻带衰减为-65dB,通带纹波为±0.05dB,过渡带为0.454fs～0.583fs,经过 VerilogXL 和系统验证,该滤波器完全满足∑△ADC 的系统要求。     

基于CIC抽取滤波器的谐波分析算法

为消除非同步采样引起的频谱泄漏,提高电网信号的谐波分析精度,提出了基于级联积分梳状(CIC)抽取滤波器的谐波分析算法。在前端AD过采样的情况下,该算法采用逆向搜索的方法实现非同步采样数据的整周期截断,用基于CIC抽取滤波器变频的方法实现信号采样频率与信号基波频率同步,通过快速傅立叶变换(FFT)得到信号频谱,计算基波及各次谐波的幅值和相位。仿真实验结果及误差分析表明,相对于常规的分析方法,该算法具有较高的测量精度。该算法对于非稳态周期信号的谐波分析只需单周期采样,简单易实现,是一种有效的测量方法。     

用MATLAB在FPGA芯片中实现数字下变频设计

数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用。该文研究了高倍抽取的数字下变频设计，重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。采用最新的设计软件Systemgenerator软件可以方便地在MATLAB中实现算法仿真并可生成FPGA芯片的下载文件，简化了设计流程，降低了开发成本和周期。提出了一种基于计算机ISA总线的系统验证方法。用Systemgenerator设计和仿真基于FPGA芯片的的硬件设计有效地验证了算法并降低了试验成本，是一种好方法。