利用模—数转换技术实现磁化曲线的数值与图示记录

带有电子式计数器的电压——频率变换器是一种理想的积分器,如果采用电子技术控制磁通变化速度使感应电压接近常数,那么它就可以在磁测量中用作磁通计。场强利用霍尔探头和带打印机的采样——保持式数字伏特计进行测量,在预先选取的一定的磁通变化间隔之后,此数字伏特计通过预置计数器接受电压——频率变换器的指令。全部二进码数据可直接送入联用计算机进行计算。     

数字正交基模磁通门传感器电路

正交基模磁通门相比传统平行激磁二次谐波磁通门具有宽频带、低噪声、小体积的优势。为满足地磁导航、电磁跟踪等领域的应用要求,进一步增大响应带宽,建立了数字正交基模磁通门传感器仿真模型,搭建了由高速ADC、FPGA、高精度DAC组成的硬件电路,采用了磁通门信号数字处理的方案,开发了相关FPGA程序,验证了数字解调方案的正确性和可行性。经测试,数字正交基模磁通门传感器带宽达到15 kHz,具有明显优势,同时在正交补偿、增益校准等智能化方面展现了良好的前景。     

基于80C51F020数字示波器的设计

本设计为参加电子制作比赛而作。本数字示波器以80C51F020单片机和可编程逻辑器件（FPGA）为核心,由通道输入电路、触发、采集、数据处理、波形显示和操作面板等功能模块组成。基于题目基本要求,本系统对触发系统、水平扫描速度和垂直灵敏度的自动设置功能（AUTOSET）、实时采样和等效采样及波形参数测量与打印输出功能进行了重点设计。设计中采用了模块化设计方法,并使用了多种EDA工具,提高了设计效率。     

三分量磁通门数字磁罗盘研制

介绍了一种三分量磁通门数字磁罗盘系统的设计.基于磁罗盘利用地磁定向的基本原理,以磁通门传感器与双轴倾斜角传感器为核心,运用Atmega16L微处理器直接产生数字方波激励信号驱动磁通门探头,以峰值检波法提取磁通门信号,改善了传统RC模拟激磁电路的稳定性问题;通过采用三通道16位ADC对磁通门输出信号进行采样,并直观地输出...     

硬磁材料測試方法簡介(續前期)

积分法线圈切割磁力线所产生的感应电势经积分后来进行测量,这种方法比感应法有很多优点:能方便而准确地测出磁感应强度,而用感应法直接定量测B值有困难。积分法被广泛应用于测磁。积分方法很多,有冲击法、磁电式磁通计法、记录磁通计、数字记录磁通计。下面让我们简单介绍一下。     

基于FPGA的高精度频率计的设计与实现

为了实现对正弦信号频率的高精度测量,设计了一种基于FPGA的数字频率计;除测量频率外,该装置还可以测量双路方波信号的时间间隔和脉冲信号占空比.该频率计以FPGA和单片机为核心,采用“多路并行计数法”实现信号频率的高精度测量.输入信号经高频放大和比较模块转换为方波信号输入FPGA单元,经多路不同倍数分频后进行并行计数,最后由单片机选择输出精度高的一路计数值,利用换算关系得出最终的测量结果.经测试,该数字频率计可实现1 Hz～199 MHz、10 mVrms～1Vrms正弦信号的频率测量,相对误差的绝对值不大于0.0001％;100 Hz～1 MHz、50 mV～1 V同频方波的时间间隔测量,测量范围为0.1μs～100 ms,相对误差的绝对值不大于1％;50mV～1 V、1 Hz～5 MHz脉冲信号的占空比测量,相对误差的绝对值不大于1％.因此,具有测量精度高、测量频率范围宽和测量幅度范围大的特点.     

新型交流钳式数字表

本文所述交流钳形数字电流表是用钳式磁位计采样、经模拟电路和数字电路处理，使测量结果自动显示的新型数字测量仪表，具有测量精度高，使用频带宽，抗干扰能力强，使用方便，体积小等特点，本文论述了该仪表的总体电路框图，对各个环节的工作原理作了较为详细的分析。     

高压电流互感器剩磁系数自动测试系统的研究

介绍一种高压电流互感器剩磁系数测试系统。该系统以波形变换、实时校准的测量原理为依据,利用单片机协调控制技术比较好地解决了大型铁芯磁特性自动磁锻、测量及电子磁通计积分漂移等问题。     

磁钢内部磁通测量装置的研制

本文介绍一种新型磁通测量装置,利用磁通计,配合测量线圈及测量装置,测量磁钢内部磁通。结果表明,此装置可以方便地测出磁钢内部磁通。     

大功率磁悬浮鼓风机数字功放的仿真研究

大功率磁悬浮轴承鼓风机具有体积小、转速高、可靠性高、噪音低等优点,其功率放大器采用基于现场可编程门阵列(FPGA)的三电平PWM数字功放,应用Matlab/Simulink中基于电力系统模块集库,完成数字功放电路中的半桥电路和电流采样电路的建模,通过植入M函数文件内嵌功能模块模拟了FPGA内部的数据处理流程.仿真与实验...     

基于FPGA的VGA显示简易数字示波器设计

为了实现数字示波器的便携化和模块化,基于FPGA设计了1款VGA显示的简易数字示波器.利用FPGA芯片将控制单元和存储单元融合代替了传统的单片机控制单元,减小了系统的复杂程度,提高了示波器的性能.同时,根据具体指标和软件性能选用了合适的ADC等芯片对信号前级调理做了优化,利用程控放大电路实现了对信号的增益控制.显示部分则选用了VGA显示器,用VGA标准接口连接FPGA,提高了整个系统的模块化程度,使整个系统的成本降低,维护性提高.经过相关实验检测,系统工作稳定,输入信号动态范围大,显示清晰,达到了设计要求.     

基于FPGA和DSP的全数字PGC解调系统设计

本文设计了基于FPGA DSP的全数字相位载波(PGC)解调系统,用于消除双臂干涉型光纤传感器中固有的相位漂移,采用FPGA实现混频相乘和低通滤波环节,采用DSP实现其余的PGC解调环节。在FPGA软件设计过程中,通过使用知识产权(IP)核提高了程序的质量和稳定性。在DSP软件设计过程中,将其余PGC解调环节设计为中断服务程序,接受FPGA产生的中断以完成后续PGC解调过程。浮点数据格式的使用提高了数据的动态范围同时提高了解调精度。实验结果验证了全数字PGC解调系统的设计。     

基于FPGA的飞行校验多模信号采集与处理设计

针对仪表着陆系统(ILS)、甚高频全向信标(VOR)等的飞行校验需求,设计了一种基于FPGA的多模信号采集与处理系统。选用普通导航接收机接收信号,以FPGA作为逻辑和时序控制核心。系统包含了模拟信号调理和A/D转换、无线电系统总线(RSB)接口、ARINC 429总线接口、USB总线接口等的相应软硬件设计,首次在国内提出RSB软硬件实现方案。根据ILS与VOR的信号特点,并且分析了FPGA有限字长的影响,设计了数字滤波器,实现了在FPGA上的校验信号处理。经过验证,设计能够为飞行校验平台提供有效的数据,并且具备较强的可移植性,符合要求。     

基于FPGA的GHz宽带中频数字采集系统的设计

针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。     

可编程逻辑器件在数字式保护中的应用与探讨

在简要介绍强编程逻辑器件（FPGA／CPLD）的基本原理和结构特点的基础上，分析了FPGA／CPLD具备的高集成度，高速度，资源丰度，设计灵活，保密性好等技术优势，并结合数字式保护的研发实践，阐述了FPGA／CPLD在数字式保护中的多种应用，取得了提高保护硬件密度，改善电气稳定性，简化电路设计，缩短开发周期和加强技术保密等良好效果。不基于FPGA／CPLD的数字式保护硬件设计，以及FPGA／CPLD实际使用中的可靠性，工艺要求，性价比，编程方式，设计编辑器选择及优化仿真等相关问题进行了分析与探讨。     

A rapid prototyping environment for teaching digital logic design

In this paper, the authors present a rapid prototyping environment for teaching digital logic design. Their primary goal was to build an FPGA based hardware prototyping system that provides sufficient flexibility for the implementation and functional verification of various digital circuit designs. Since the system is intended to be used as an experimental and demonstration board to support digital design courses and practices for the undergraduate students, it is simple to use and completely supported by the software for automatic implementation of digital circuits. The prototyping environment consists of a PC and the programmable board composed of 3 FPGAs. One FPGA is used to implement the digital circuit, while the rest of the devices implement an interface between the digital circuit and the PC. The PC is used for designing a digital circuit, automatic generation of the interface logic, programming the FPGAs and as a test engine for functional verification of the designed circuit. The presented environment is used in the regular educational process and the sample student projects are summarized     

基于FPGA的数字基带相关接收系统的设计

对几种数字相关器的理论模型、实现算法和性能做了研究分析。在此基础之上基于FPGA采用VHDL语言对所研究的数字相关器进行设计,并结合所设计的数字相关器,完成数字基带相关接收系统的设计。整个研究设计的核心是接收信息码与本地伪码间的相关同步。利用仿真软件对信号处理过程进行仿真,仿真结果验证了设计的正确性。     

基于FPGA与单片机数字PID控制系统

设计基于FPGA和单片机的数字PID控制系统。FPC认与单片机的配合使用，简化硬件和软件设计。文中详细介绍其硬件电路设计，并给出软件流程图。     

基于FPGA的嵌入式数字Q表设计

与传统数字Q表相比,采用FPGA设计的Q表减少了电路复杂程度,体形小,功耗低;电感、电容测量可自动切换量程,测量范围和测量精度具有明显优势。硬件采用FPGA内嵌的32位NiosII处理器作为控制器,能有效地减少分立元件,提高设计效率;电感和Q值测量采用串联谐振法,电容测量采用RC充电法;信源为数字DDS;显示采用LCD模块。软件部分应用嵌入式μC/OS-II多任务实时操作系统。Q表通信采用RS484接口,测量数据可以实时显示。     

高频多相数字DC/DC控制器的设计

介绍了应用于低电压、大电流高频多相数字DC/DC控制器的设计.该控制器采用数字PID算法、电压模式控制,具有DVS功能.控制器在现场可编程门阵列(FPGA)上实现,采用Dither数字脉宽调制(DPWM)结构获得1MHz的开关频率.采用该控制器的四相Buck电路输入电压为12V,输出电压由8 bit VID码控制从0～1.6 V可调,每相电流20A.实验结果证实了控制器的性能以及设计方法的正确性.