共查询到19条相似文献,搜索用时 218 毫秒
1.
论文先简要论述了片上总线协议及其在可重用SoC设计中的主要作用,并以基于WISHBONE片上总线设计的Flash Memory控制器设计为例,说明基于WISHBONE片上总线的SoC的可重用设计方法的可行性、科学性? 相似文献
2.
3.
4.
5.
6.
7.
现场总线互操作性的探讨 总被引:1,自引:0,他引:1
介绍了现场总线的概念和特点,着重对“互操作性”进行了分析,对互操作性的定义,分类和度量进行了阐述,分析了出现互操作性问题的原因,提出了提高互操作性置信度的方法,并在此基础上,研究了现场总线的互操作性及其采用的技术和面对的问题。 相似文献
8.
9.
10.
数模混合信号测试总线—IEEEP1149.4 总被引:3,自引:0,他引:3
为了解决模拟和数模混合电路芯片可测性设计问题,IEEE成立了IEEE P1149.4工作组。本文介绍了IEEE P1149.4数模混合信号测试总线的基本结构,以及应用该总线对模拟器件进行测试的方法。 相似文献
11.
为了实现片上系统芯片与外围设备之间的通信,介绍一种从外围总线(APB)到I2C总线的接口设计。对整个系统按照功能进行了模块划分,阐述了APB总线接口的设计和寄存器配置、I2C总线控制器中的状态划分和状态机设计以及时钟产生模块的实现。设计中采用了异步先进先出来同步APB总线和I2C总线之间的数据交换。对整个设计进行了功能仿真,实现了系统在100 kbps和400 kbps两种工作模式下的数据传输。设计完全满足通信的速率要求。 相似文献
12.
13.
介绍了计算机总线控制功能的设计与实现过程,使学生在掌握计算机总线基本特性的基础上,设计几条机器指令,总线仲裁由人为控制信号实现,并在给定硬件资源上实现,以加深学生对总线概念的理解. 相似文献
14.
15.
16.
17.
为了提高SoC内部总线的性能,优化总线架构.文章提出了一种新颖的LotteryBus总线机制.通过将其与静态优先级及时分复用总线进行比较,介绍了它的特点及其仲裁机制.并且设计和实现了一个4-Masters的LottervBus用于龙芯SoC内部高速总线的改进,功能仿真和FPGA验证证明这一总线机制的可行性和正确性. 相似文献
18.
提出了一种使用USB接口实现ISA总线与计算机通信的方案.着重介绍了USB总线的工作原理、优势所在;同时也讨论了ISA到USB接口转换卡的硬件结构和软件设计流程. 相似文献
19.
一种基于聚类的Bus-Invert低功耗编码方法 总被引:2,自引:0,他引:2
数字系统的功耗日益成为 VL SI设计者关注的问题 ,低功耗设计已成为便携式产品和高性能系统设计的发展方向。文中将提出一种基于聚类的 Bus- Invert低功耗编码方法 ,用于系统总线和 I/0的低功耗数据编码。实例表明相对于无编码的数据 ,CBBI编码平均可减少数据线传输跳变 2 7% ,最高达 55% ,均优于同等条件下的普通 BI编码结果 相似文献