一种适用于VLSIMOS器件的阈电压模型

随着大规模集成电路的发展,已经提出了多种MOS器件阈电压模型.然而,由于该种器件沟道区往往有离子注入,通常采用某些近似来模拟掺杂分布,这样得到的阈电压表示比较粗糙,且不太实用.为解决这一问题,本文提出了等效浓度的概念以及计算方法,在此基础上得到了一种新的阈电压模型,并指出了具体确定阈电压的步骤,数值结果与两维模拟基本一致.该方法与通常方法相比具有简单实用的特点.     

全单片高增益低噪声放大器

单片低噪声放大器由于体积小、重量轻、可靠性高 ,已广泛地用于卫星通信和电子系统。放大器的噪声和功率增益是接收机灵敏度的决定因素 ,因此在设计放大器时 ,首先要考虑这两个指标。但由于条件限制 ,工艺的偏差和元器件模型的不准确给设计和制造全单片低噪声放大器带来了困难。针对这些问题 ,采取了一些措施。电路设计前进行了大量准备 ,如小信号模型的建立 ,S参数和噪声参数的提取等。电路设计中针对 Ga As Foundry的实际情况 ,运用了 CAD技术 ,研制出了全单片高增益低噪声放大器。放大器由 4级级联而成 ,所有电路元器件 (包括直流偏置…     

2～6GHz全单片低噪声放大器

通讯系统、电子系统和高速光纤数据传输等都需要高性能的宽带低噪声放大器 ,如要求放大器稳定性高、增益平坦、输入输出驻波小和效率高。反馈放大技术克服了行波放大器和平衡放大器占用面积大、耗能大、研制费用高和效率低等缺点。南京电子器件研究所近来利用反馈技术研制出 2～ 6 GHz全单片低噪声放大器。该放大器采用 PHEMT背面通孔工艺 ,由两级内部级联而成 ,单电源供电 ,输入输出电容隔直 ,使用方便。电路中所有无源元件和有源器件 (包括偏置电路 )皆集成在 4 .0 mm× 2 .0 mm的 Ga As衬底上。设计前 ,进行了大量的基础研究工作 ,利…     

SOC的可测性设计

SOC(片上系统 )由于设计周期短、可重用性好、可靠性高等优点而被广泛应用。对于DFT(可测性设计 ) ,SOC的规模及复杂性带来了诸多挑战 ,如多时钟域问题、嵌入式模块的不同测试方法、引脚的有限性等等。文中将就这些问题结合实例讨论一种可配置的系统 DFT方法     

一种中频接收电路的版图设计

利用Cadence版图设计工具采用B300工艺对一种中频接收电路芯片的版图设计实例,阐述了模拟集成电路版图的设计过程,论述了包括单元库建立、布局、布线、设计规则检查（DRC）和版图对照原理图检查（LVS）等在内的设计步骤以及进行每一步骤的具体方法,尤其对布局和布线这样的关键步骤进行了重点讨论。最后给出了完整的芯片版图。     

PD SOI NMOSFET翘曲效应的温度模型

报道了一个部分耗尽(PD)SOI NMOSFET翘曲效应的温度解析模型.该模型从PD SOI NMOSFET器件的物理结构,即由顶部的NMOSFET和底部的寄生BJT构成这一特点出发,以一定温度下PD SOI NMOSFET体-射结电流与漏-体结电流的动态平衡为核心,采用解析迭代方法求解,得出漏-体结碰撞电离产生的空穴在体区中近源端积累达到饱和时的体-射结电压,及漏-体结和体-射结电流的各主要分量,进而得到了PD SOI NMOSFET翘曲效应漏电流的温度解析模型,并将一定条件下的模拟结果与实验结果进行了比较,二者吻合得很好.     

一种STN LCD驱动芯片的设计研究

介绍了一种超扭曲向列（STN）LCD驱动芯片的总体设计方案,重点讨论分析了其关键模块--接口电路、控制电路和驱动电路以及电源电路的设计,并用Verilog硬件描述语言对所设计的驱动芯片的功能进行了仿真验证。     

液晶显示多行扫描驱动芯片设计

多行扫描驱动方式具备低功耗、高对比度、响应速度快、串扰少、制造成本低和宽温度范围等优点 ,可大幅提高无源驱动的显示质量。文中采用 Hadmoard矩阵作为基本正交函数 ,设计了 4行驱动多行扫描芯片的系统结构 ,并采用动态 CMOS逻辑阵列结构设计了列驱动芯片中的关键电路 -码转换模块。结合 UMC0 .6μm工艺模拟验证后的结果显示 ,该模块 5V下的延迟时间为 11ns,最大工作频率可超过 2 0 MHz,功能和参数性能均符合实际设计和应用要求     

循环码纠错电路及其可重构分析

数据在通讯传输和存储的过程中 ,采用纠错码技术可以保证数据的正确性。文中以 BCH[7,4 ,3]码为例 ,研究了循环纠错码的构造原理和电路结构 ,提出纠错码电路可以建立在纠错码基核单元的基础上 ,重构纠错码电路来实现有限系统资源的动态再利用。纠错码重构电路的研究可建立在嵌套式 GA理论模型上 ,采用迭代矩阵变换和有限状态机方式实现。