嵌入式系统HDTV信源解码器

本论文提出一种基于TMS320C6701DSP实现HDTV信源解码器的方案。用C6701实现系统控制、解复用、AC－3音频解码，用STi7000视频解码。与现有的HDTV信源解码方案相比，本方案将核心芯片由三片（系统控制＋解复用、视频解码和音频解码）减少到两片，有利于系统集成，代表了HDTV信源解码器的发展方向之一。     

基于通用DSP实现HDTV机顶盒的研究与设计

本方案以TI公司的TMS320TMS320C6701 DSP为核心,实现有线接收的数字HDTV机顶盒.通用DSP-TMS320TMS320C6701作为系统核心完成系统控制、解复用、音频解码、视频解码控制等任务.由于DSP软件的兼容性,本方案开发的前端控制、码流输入、解复用、音频解码、音频输出等软件模块可在将来实现的系统中沿用.     

数字高清晰度电视视频解码芯片开发平台的研制

本文实现了用于测试一种自行研制的MP@HL视频解码芯片的开发平台。该平台采用MIPS RC32334 CPU作为系统控制核心,配以解复用和音频解码专用芯片,通过PCI接口对视频解码芯片进行控制与检测,在实现基本的测试功能的前提下,提供了一个基于自主研制的视频解码芯片的高清晰度电视信源解码器方案。     

基于ST20TP4的HDTV信源解码器的软硬件实现

介绍了以ST20TP4为主控制芯片控制Sti4600和Sti7000进行音、视频解码的HDTV信源解码器，ST20TP4还负责对前端或LVDS板输入的TS流进行解复用，重点阐明基于32bit微控制器的HDTV信源解码器的硬件设计和软件编程。     

HDTV解码器同步系统研究

本文讨论了在HDTV信源解码器系统中视频缓冲器的管理，深人研究了HDTV解码器中的同步系统的解决方案，在我国HDTV信源解码样机中用FPGA实现取得了较满意的效果。为设计我国具有知识产权的HDTV及HDTV的ASIC设计提供了重要的参考。     

CATV中MPEG-2解复用器在RISC系统上的设计方案与实现

提出一种在CATV网络上利用RISC实时微控制器实现MPEG-2解复用的设计方案.同当前流行的解复用器方案相比,这里采用的方案利用RISC控制器分离出TS解复用所必需的解码信息,然后利用系统软件将这些信息输入到MPEG-2视频和音频解码器,从而顺利实现TS的解复用过程.从最后实现的结果来看,这种方案提供了更加灵活和消耗更低的数据处理能力.     

高清晰度电视视频解码器系统控制的设计与实现

该文提出了一种高清晰度电视(HDTV)视频解码器系统控制的设计方案,并对其工作原理进行了阐述。该方案采用FPGA(现场可编程门阵列)技术实现,具有设计灵活,方便的特点,经整机联试系统控制工作稳定、可靠,保障了正常的解码和显示。     

一种新型数字SDTV信源解码器的实现

本文实现了以专用芯片STi5518为核心器件的SDTV信源解码器.该解码器可配接不同制式的前端,组成完整的机顶盒方案;可对符合MPEG-2的视频流进行解码;可对AC-3或MPEG两种音频解码;另外,本系统还实现了硬盘录像和条件接收两个有特色的功能.本文重点叙述该信源解码器的硬件设计和实现原理.     

HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

HDTV视频解码器中系统控制功能的实现

本文着重分析HDTV视频解码器中系统控制单元的各关键技术,并给出了一套相应的硬件实现方案。     

多业务全数字通信复用/解复用器设计

为了实现多业务全数字通信系统数据的复用/解复用,本文采用DSP查询中断的方法,将各信源输入视频、音频和辅助数据复用成指定帧结构的一路系统传输数据输出,并且将同样结构的一路系统传输数据解复用成视频、音频和辅助数据输出到各信宿。     

电视设备、录相设备与系统

0102516HDTV 信源解码器系统控制单元重排序技术研究[刊]/王金刚//仪器仪表学报.—2000,21(5).—455～457(E)本文提出 HDTV 信源解码器系统中的视频缓存器管理准则。同时提出了以图像类型为依据的重排序方法。本系统已成功运用于我国研制的数字高清晰度电视(HDTV)解码器系统中。参4Y2000-62185-207 0102517采用开关电容器电路的 TV 重影消除系统=TV Ghostcancellation system using switched capacitor circuits[会,英]/Sharif,S,＆ Noordin,N.K.//1998 IEEE Inter-national Conference on Semiconductor Electronics.—207～212(E)     

MPEG-2解码器中视频、音频同步的实现

本文分析了理想的MPEG－2信源解码器中视频、音频同步实现的关键，给出了实际的解码器中实现视频、音频同步会遇到的问题和解决的方法。实践证明，这些方法是有效的，已用于我们的MPEG-2信源解码器中。     

高清晰度电视芯片中视频和音频同步的异步实现

高清晰度电视的传输流采用了MPEG－2系统层标准ISO／IEC 13818－1。阐述了高清晰度电视（HDTV）传送流中时间信息码在视频和音频同步中的作用，分析了信源解码器中视频和音频同步的原理。就实际芯片中系统时钟的恢复，视频和音频的跳帧等机制进行了讨论，并提出了一种非锁相异步全数字视音同步实现方案。该方案采用了直接置数法恢复系统时钟,滞后跳帧法实现视频与系统时钟的同步，数字锁相法控制音频与系统时钟同步，最后，对视频帧率和音频PCM时钟的偏差等问题作了进一步的探讨。     

数字机顶盒技术讲座第五讲一体化调谐解调器

(上接第12期) 数字机顶盒接收卫星、有线、地面无线传输的数字电视信号和各种数据信息,通过解调、解复用、信源解码,将传送的数字码流转换到压缩前的形式,再经D/A和视频编码后送到普通模拟电视接收机.一台数字机顶盒的硬件主要包括一体化调谐解调器、单片式解复用与解码器芯片以及电源部分.从本讲开始分别介绍数字机顶盒的上述3个主要硬件.     

面向SoC的数字音频解码系统设计方法

提出了一种将软件编程的灵活性和硬件模块的复用性相结合的设计方法,实现兼容多个音频解码的嵌入式音频解码系统.以软硬件协同设计的思想实现系统设计,建立了合理的系统框架和音频子系统的软硬件划分方案.本解码系统完成了实时音频解码,又保证标准音频解码器的精度要求.该设计方法通过了RTL验证和ADS(ARM Developer Suit)软件仿真,并在ARM7(Samsung SC4480)和Xilinx Vertex Ⅱ FPGA(XC2V2000-6BG575C)的联合平台上得到了实时验证.达到了设计效果.     

基于RISC核的HDTV系统层解码设计

嵌入式的RISC核已经成为系统集成芯片中最为常用的部件,它不仅完成系统基本的控制功能,还承担一定的算法任务.在MPEG-2MP@HL集成解码芯片中,一种考虑是采用RISC核的控制器完成TS流的解复用、系统信息解码、视频和音频的同步控制等.本文以符合ATSC标准的MPEG-2TS流解复用和系统信息解码为算法对象,研究在片上指令缓存有限的情况下设计嵌入式RISC核时,系统层解码的软/硬件协同设计.通过对系统层解码进行的软件仿真,给出了具体的解码流程和相应的仿真结果,为如何分配片上指令和数据Cache提供了参考,这些结论都已被应用到实际的HDTV系统集成解码芯片的设计中.     

高清电视音频解码算法研究与实现

针对DVB的高清电视音频解码中的子带综合滤波算法进行了改进,使得运算量和存储量都下降了一半以上,采用改进算法的解码器在完成C语言仿真的基础上,进行了浮点程序的定点化改造,以实现基于定点DSP的实时解码,此解码器对高清电视信源解码等众多方面有着广泛的应用.     

基于DSP芯片的HDTV信源解码系统软件设计

基于DSP芯片的HDTV信源解码器是目前研究的一个热点,由于目前的DSP芯片大都具有强大的功能,为我们解决问题带来了新的方法。重点讨论类似系统的软件设计部分,包括系统调度和视频解码两个主要方向。     

高清晰度数字电视中的单片视频处理器

介绍日本目前广泛使用的单片视频处理器,它能把TS解码器、MPEG2 M@ HL解码器和OSD控制器集成在10.2mm×10.2mm的单块芯片上,并为SDTV和HDTV提供高分辨率的显示输出和多格式的数字广播.由于该芯片具有数字电视的4个通道解码/显示、多角度广播、无缝显示、音频/视频(AV)同步、IP转换和误差抑制功能,所以在数字电视和BS数字电视广播中获得广泛应用.