采用ispLSI1016设计高精度光电码盘计数器

详细分析了采用新型大规模在系统可编程集成芯片————ispLSI10 16设计高精度光电码盘 16位计数器的软硬件设计的全过程 ,并指出该设计与采用其它标准IC芯片设计计数器的优越性。     

用Verilog HDL语言设计分频器和32位计数器

介绍一种软件实现分频器和32位计数器的设计思路，即采用大规模可编程逻辑芯片，并运用Verilog HDL语言设计出一种分频器和32位计数器，具有集成度高，模块化，设计实现简单，易于修改调试的特点。     

使用计数器应注意的几个问题

Intel8253是目前最常用的可编程定时器/计数器集成电路,片内包括3个独立计数通道,每个通道均为16位计数器,计数频率可达2.6MHz,每个计数器有6种工作方式可供软件设定。 在实际工作中当需要超过16位字长而又无法采用多次中断的计数方式等效加长字长时,则必须采用计数器的级联方式。8253芯片设计时并未考虑直接级联的问题,因此,需额外添加某些辅助电路才能达到目的。级联时大都采用工作方式2。     

基于ACTEL反熔丝FPGA的分频器优化设计

为了提高反熔丝FPGA芯片分频电路的系统工作频率,针对ACTEL公司提供的反熔丝芯片A32100DX,提出了基于计数器、移位寄存器与状态机的分频器VHDL编程方法,给出了硬件开发设计流程及3种设计方法的源程序,并对采用局部时钟及全局时钟、同步复位、异步复位、以及复位置零的计数器法在高低温环境下进行了后仿真对比分析,后仿真对比及烧写后的实测结果表明同步复位的移位寄存器分频方法后仿真速度最高,但在烧写后工作的可靠性不高,容易出现无输出现象,采用全局时钟且同步复位清零的计数器法速度较高,且工作可靠,已经在型号设计中采用。     

反馈置数法与反馈清零法仿真分析

数字电子技术是电子信息类专业重要的专业基础课,EDA软件辅助数字电子技术课程教学是发展趋势。利用Quartus Ⅱ软件,以74160十进制加法计数器芯片为例,采用原理图输入设计方法,分别用反馈置数法和反馈清零法设计了24进制计数器并进行了仿真分析。结果表明:将仿真软件应用到数字电子技术实验教学中,能直观演示出复杂抽象的设计思想,对提高学生学习效果、激发学生学习兴趣有重要的意义。     

数字集成电路功能演示验证装置的设计与实现

设计编码器、译码器、触发器、计数器和各种逻辑门等数字芯片的工作展示及功能验证电路,并制作成集成电路实验装置。本装置中采用锁紧式芯片插座,便于进行各种集成芯片的插拔操作。在教学中能直观展示数字电路逻辑功能以及器件的功能效果,帮助学生判断逻辑设计与电路连接方面的问题,同时检测器件的好坏,节约实验材料成本。     

8253可编程计数器应用于电机转速测量

<正> 在速度调节系统中,电机转速的测量通常采用计数器(如使用光码盘检测),采用一般的计数器要达到高精度速率的测量,硬件结构比较复杂。目前,人们普遍使用定时器CTC和8253。8253可编程计数器由于其具有较强功能而越来越广泛地应用于各种系统。在电机测速系统中,采用8253芯片不仅使硬件结构简单,     

基于proteus的任意进制计数器设计及仿真

给出了利用集成计数器芯片进行任意进制计数器的设计方案,并给出了proteus仿真结果。     

可级联多字节计数器设计与仿真

为记录更长的脉冲时间,需要记录功能更大的计数器。采用可级联的计数器,可以由少量二进制位计数器完成较大数计数。本文采用硬件描述语言设计了一种可级联的八位计数器,仿真功能正确。该可级联计数器可以构成多字节的计数器。通过级联构成了十六位的可级联的计数器。单字节可级联计数器是进行复杂多字节计数器设计的基础。     

锁相环电路在检测技术中的应用

利用锁相环芯片CD4046,计数器CD40103和微控制芯片C8051F330D组成锁相电路,取代传统机械方法,产生动平衡测试中的基准信号。文章对整个电路的组成做了详细的描述,并通过试验验证了设计的可行性。     

利用Intel 8253计时器实现精确计时的一种方法

IBM系列微机均采用Intel 8253可编程计时器(或8254、82380等计时器,都同8253兼容)对系统时钟周期进行计数.若干系统时钟周期转换成一个脉冲,这些脉冲序列可以用于计时,也可送入计算机的扬声器,以产生特定频率的声音.8253芯片独立于CPU运行,计算机的工作状态对它没有影响.8253芯片有三个相同且各自独立的计数器,每一计数器都可编程.计数器0为系统日历时钟所使用,启动时由BIOS置数,每秒约发出18.2个脉冲,脉冲的四字     

基于8253的音乐演奏程序设计

定时计数器芯片Intel8253在微机系统中有着广泛的应用。设计了一个基于8253的音乐演奏程序。通过该音乐演奏程序可以使学生快速掌握8253的基本功能和应用。     

基于FSM的可编程集成芯片功能测试

针对某型导弹电子设备电路板测试要求,采用可编程逻辑器件FPGA,提出了一种基于有限状态机(FSM,Finite State Machine)的可编程集成芯片功能测试的方案;以可编程定时计数器Cμ8254的功能测试为例,采用硬件描述语言Verilog HDL完成了FSM的设计和功能仿真,通过实验完成了对Cμ8254其中3种工作方式的功能测试,实验结果表明该方案能完成可编程集成芯片的功能测试;和其它方法相比,简化了设计,同时缩短了开发周期,减小了体积,有较高的实用价值.     

基于AVR单片机的过采样原理的实现方法

基于工程整体需要,选用AVR单片机芯片中的mega128作为MCU。为了利用mega128自身的AD转换器,免去外部ADC芯片,在提高采样精度的同时降低硬件成本,设计采用过采样技术,将mega128单片机自带的10位AD转换器的精度提高到12位。依据过采样原理的限制条件,为了保证过采样原理应用的可靠性,设计引入了噪声激励信号。为了避免噪声激励可能出现的偏差,使用了mega128自身的计数器来生成噪声。最终实现了设计要求。     

一种新型时钟计数器的电路设计

本文所讨论的时钟计数器是一个工业控制计时芯片设计中的一部分。本芯片已经在无锡投片成功。这个时钟计数器可以从00年计时到99年。能选择24小时计数方式或12小时计数方式；可对二月进行闰年自动调整。此电路的新颖之处在于每个基本计数单元中加入了SRAM锁存器。通过对SRAM的控制可向计时器同步或异步置位，同时能使电路的稳定性增强。晶体管电路图用SpectreS模拟器进行晶体管级仿真，以验证电路的正确性。     

变周期PWM电液比例阀控制电路的设计与实现

分析了脉冲宽度调制(PWM)控制电液比例阀的基本原理,采用C8051F340单片机设计控制电路,通过可编程计数器阵列(PCA)模块编程实现了变周期PWM信号的产生,通过达林顿晶体管阵列芯片实现功率放大。实验表明,该电路具有配置灵活、响应快、精度高等优点,满足电液比例阀控制要求。     

基于总线模式的交通灯控制系统的设计

为提高交通灯控制系统的可靠性,设计出"总线模式"的控制系统,实现了对多个信号灯组和计数器的显示控制.利用电力线载波芯片LM1893实现主控制器通过电源线与各路口控制器通信、移位寄存器74HC595实现计数器显示信息的串行传送,最大限度减少连线.并设计了具有自动调光功能的开关电源驱动器,可延长LED使用寿命.实验结果表明,系统运行稳定,具有可靠性高、体积小、配置灵活的特点.     

8253应用中抗干扰措施一例

在Intel 8088、8080、8085 以及单片机应用系统中,除了计算机主要部件存贮器ROM、数据存贮器RAM及并行输入/输出器外,还有一些功能部件,如定时/计数器等,在为了满足应用系统某些需要时,十分有用。并且在以上述主机芯片构成的微机系统中一般多采用Intel8253芯片来完成定时/计数器等功能,它不仅相互接口电路简单,而且控制信号兼用性好。然而,8253与其它类型的定时/计数器相比又有它的特殊性,应用中稍不注意,就会产生误码现象,而有关这方面的论述在许多介绍Intel     

可调可重构的环形振荡器物理不可克隆函数

针对环形振荡器物理不可克隆函数均匀性与独特性不够理想的问题,提出一种可调可重构的环形振荡器物理不可克隆函数设计.该设计包含可重构环形振荡器模块、整合器模块和裁决器模块.可重构环形振荡器模块由多个独立且具有相同设计的可重构环形振荡器-计数器组构成,芯片各部分的工艺偏差由计数器的数值反映;整合器模块通过将多个计数器数值进行排序并依次作差,以减弱芯片固有时延对物理不可克隆函数均匀性与独特性的不良影响;裁决器模块经预先设计阈值后,对整合器模块产生的差值进行裁决,产生最终响应.在Xilinx Zynq-7000 Soc ZC702 FPGA实现上述可调可重构的环形振荡器物理不可克隆函数,实验结果表明,均匀性的平均值为49.36%,独特性的平均值为47.07%,均趋于50%的理想值,取得了令人满意的效果.     

模拟交通灯系统设计

本文设计了一个基于定时器/计数器芯片8253、可编程并行接口芯片8255、可编程中断控制器芯片8259的模拟交通灯系统。该系统可实现东西方向和南北方向交通灯和倒计时显示,并用系统中的发光二极管和四片七段数码管计得的时间以模拟的形式显示给用户,其计时精确度为1S,对人们进一步了解和发展交通灯系统具有一定的参考价值。