溅射GaAs薄膜的光学性质

GaAs薄膜由射频溅射法制备。采用高纯Ar气作为工作气体,衬底有高纯Si单晶,GaAs单晶,兰宝石以及在硅单晶上预先生长一层几千埃厚的SiO_2膜等多种,GaAs靶有掺杂与不掺杂两种,掺杂靶的杂质浓度为10~(18)cm~(-3),衬底有加热装置,以控制薄膜沉积的温度。改变衬底及靶种类,改变衬底温度和阳极电压,便可获得一系列生长条件不同的样品。通常GaAs薄膜的厚度在5000(?)以上。     

高掺杂沟道GaAs M-I(10~2)-S Schottky势垒栅场效应晶体管(MIS SB FET)

本文首次报道了高掺杂沟道的GaAs MIS SB FET.在S.I.GaAs衬底上用离子注入Si,同时形成高浓度、超薄的有源层和欧姆接触区,载流子峰值浓度为 0.5-1×10~(13)cm~(-3).在Al栅和GaAs有源层间有一层用阳极氧化制备的自身氧化膜,厚度10~2A|°.MIS SB FET为双栅器件,栅尺寸 2 × 400 μm. 实验所得 MIS SB FET的夹断电压为4V,零栅偏跨导为 25mS,高于本实验室相似结构常规工艺的 MES FET器件(峰值浓度1-2×10~(17)cm~(-3),没有氧化膜). 在二区间模型基础上,计入薄氧化膜影响,模拟计算了 MIS SB FET的直流和微波特性,并与常规工艺的 MES FET作了比较.     

SiO_2窗口MBE的GaAs选区外延

半导体薄膜的选区外延具有实现二维或三维集成电路器件的潜力。用绝缘材料窗口进行选区外延,可以在分隔的平面几何图形内制做器件,这引起人们更大的兴趣。由于 MBE 在各种外延方法中独具几个特别的优点,因而近年来人们非常重视用这种技术制做光电子集成电路。实验证明,外延 GaAs 是可以通过非常狭窄的 SiO_2窗口生长在(100)GaAs 衬底上的。实验选用 Cr 掺杂半绝缘的和 Si 掺杂 n~+型的两种(100)GaAs 作衬底。衬底首先用标准方     

文摘

光波导加工工艺和IC加工工艺的匹配是在Si基板上实现单片光电器件的关键。然而,一般常用的SiO_2光波导材料有时其加工温度达到600℃,存在着晶体管之类的电子器件性能变差的问题。对此,本文提出了非晶Si—H作光波导材料的方案.其优点是非晶Si—H在低于230℃下成膜.禁带宽度对1.0～2.2eV和     

GaAs离子注入工艺实验简况

<正>自81年8月份以来,离子注入工艺围绕着GaAs材料开展了在缓冲层上和半绝缘衬底上注入Si和S杂质,以及注入后用SiO_2包封退火和夹片方式退火等方面的实验,目前已经在单栅和双栅FET器件上取得了初步结果.用能量为200keV、剂量为4×10~(12)cm~(-2)的单电荷Si离子,注入缓冲层制作FET的有源层.注入后用SiO_2包封,在825℃的氢气炉中退火30分钟.制出的双栅FET器件,在频率2GHz下,噪声系数为0.9dB,相关增益为14.5dB.另外,为了满足有些器件注入深度的要求,在200keV     

Si衬底上生长GaAs的技术

最近国外成功地用分子束外延法在Si衬底上生长出高质量的GaAs多晶.他们在3英寸Si衬底上研制出基极调制掺杂GaAs FETs(MODFETs),MESFETs和异质结双极晶体管,还成功地利用这项技术将SiMOSFETs与GaAsMESFETs进行集成.用Si作衬底生长的GaAs MESFETs跨导及夹断电压等性能均好于在GaAs衬底上制造的器件性能.     

用于平面型Gunn畴雪崩器件的SiO_2低温淀积技术

<正> 制作平面Gunn畴雪崩器件的材料是在掺Cr的高阻GaAs衬底上汽相外延一层n-GaAs,其电子浓度为1×10~(15)～1×10~(18)cm~(-3),厚度为6～15μm,迁移率为4000～7500cm~2/V·s。在这样的材料上生长SiO_2,常压下,当衬底温度大于630℃时,由于As的升华,使GaAs的晶体完整性受到损坏,而在较低温度下(如420～450℃)淀积时,SiO_2常出现破裂或脱落现象。 GaAs的热膨胀系数为5.9×10~(-6)℃~(-1),而SiO_2为0.4×10~(-6)℃~1,相差一个数量级以上;此外,SiO_2的应力,300K时为1～6×10~3N/cm。实验表明,在GaAs上淀积的SiO_2厚度超过5000(?)时便产生破裂。而P_2O_5在GaAs上淀积1500(?),却未观察到裂纹,因为P_2O_5的热     

在Si~ 离子注入GaAs的N~ 层上制作欧姆接触的研究

近几年来,用离子注入的方法,直接在半绝缘GaAs衬底上注入Se、S、Si Te等施主型掺杂剂形成N型有源层,用以制造GaAs MES FET和GaAs集成电路的发展异常迅速。这不仅仅是因为离子注入工艺操作简单、可控性好,大面积均匀,无内界面等优点,更重要的是,它具有类似于硅工艺的平面型结构和大大地降低了成本。要使GaAs器件及其集成电路的应用象Si那样广泛和普及,必须具备廉价的GaAs材料和类似于硅平面工艺那样简便而成熟的制造技术。显然,半绝缘的GaAs衬底和离子注入技术则是实现这一目标的有效途径。然而,由于离子注入固有的特点,相对说来,要求半绝缘GaAs衬底必须具有1) 良好的热稳定性,在850℃以上,恒温1小时,其半绝缘性能保持不变。2) 低的掺Cr浓度,最好是不掺Cr的高纯衬底。3) 晶格比较完美、缺陷密度小于     

用低压MOVPE法进行GaAs的选择外延生长

GaAs的选择生长是一项有前途的技术,它有希望实现制造电子器件和光电器件的单片集成,因此受到了人们更多的注意.这种GaAs的选择生长就是用MOVPE法在表面涂有SiO_2或其它绝缘膜衬底上进行的.常压MOVPE法生长的GaAs外延层厚度很不均匀,不能用来制作器件.而低压MOVPE法生长的GaAs外延展的厚度却很均匀,纯度也很高.     

PECVD Si_xO_yN_z膜及其在GaAs VHSIC中的应用

采用SiH_4,N_2O和NH_3反应气体生长了Si_xO_yN_z膜,其特性取决于反应气体流量、射频功率、反应室压力和衬底温度。用折射率为1.71的Si_xO_yN_z做GaAs注Si~+包封退火膜,它比SiO_2或Si_3N_4有更高的电激活。该膜作为互连隔离介质已用于GaAs高速电压比较器。实验结果表明:Si_xO_yN_z是一种有希望的介质膜。     

硅基PZT 热释电厚膜红外探测器的研制

在(100)单晶Si 衬底上,采用MEMS 工艺和丝网印刷方法制作了锆钛酸铅(PZT)厚膜热释电红外探测器,深入研究了PZT 厚膜材料的制备方法与器件加工工艺。采用四甲基氢氧化铵(TMAH)溶液腐蚀Si 衬底制备硅杯结构。为防止Pb 和Si 相互扩散,在Pt 底电极与SiO2/ Si 衬底之间通过射频反应溅射制备了Al2O3 薄膜阻挡层。采用丝网印刷在硅杯中制备了30 m 厚的PZT 材料,并用冷等静压技术提高厚膜的致密度,实现了PZT 厚膜在850℃的低温烧结。PZT 厚膜在1 kHz、25℃下的相对介电常数与损耗角正切分别为210 和0.017,动态法测得热释电系数为1.510-8Ccm-2K-1。最后制备了敏感元为3 mm3 mm 的单元红外探测器,使用由斩波器调制的黑体辐射,在调制频率为112.9 Hz 时测得器件的探测率达到最大值7.4107 cmHz1/2W-1。     

双层介质膜的辐照效应

作者研究了在辐射加固的Si器件中用于Si表面钝化的双层介质膜。与称为双层SiO_2膜的CVD-SiO_2/SiO_2膜相比,Si_3N_4/SiO_2和PSG/SiO_2双层介质膜表现出对电离辐射具有较低的灵敏度。然面,Si_3N_4/SiO_2和PSG/S_1O_2膜比双层SiO_2膜表现出大得多的初始界面态密度。作者还研究了后氧化退火对辐射引起的界面态的影响。采用了双层SiO_2膜来实现辐射容限大于1兆拉德(硅)的IIL器件。     

溅射碳化硅薄膜的热氧化

本文报导了碳化硅膜的物理性质和氧化性能。这些薄膜用一个化学计算比例的合成靶射频溅射在热氧化硅衬底上。经1100℃氢退火以后,碳膜的折射率很接近于2.65的体值。用卢瑟福背散射光谱测定法,二次离子质谱测定法和X射线衍射技术研究了膜结构和合成性能。这些膜在900°～1100℃下,用湿氧和干氧进行氧化,其时间有的长达16小时。依据温度的高低及时间的长短,碳化硅膜的氧化速率大约比单晶硅(100)的低2～11倍。碳膜上长出的氧化层经测定是氧化硅。经计算,湿氧和干氧氧化的平均激活能分别为50和43.5千卡/克分子。研究了用CF_4/O_2和NF_3等离子体制碳化硅薄膜图形。分析了在SiC/SiO_2/Si结构的场氧产生的“鸟咀”剖面。     

在Si上集成GaAs LED

美国TI公司中央研究实验室研制成功一种在Si3位CMOS译码器上集成8只GaAs LED阵列.电源电压5V.Si衬底材料为P~-.该实验室采用了如下工艺:(1)先生长CMOS源和漏,然后通过SUi_2/Si_3N_4制作n~+Si,然后再在n~+Si飞上集成GaAs LED;(2)清洗工艺采用H_2SO_4-H_2O_2+2%HF;(3)用常规两步MDE方法生长1.5μmGaAs缓冲层.然后再生长GaAs双异质结LED外延层.     

ZEP520正性电子抗蚀剂的工艺研究

详细研究了ZEP520在Si衬底上的对比度、灵敏度、分辨率，并分析了曝光剂量、抗蚀剂厚度对ZEP520线条和圆孔尺寸的影响；同时还初步研究了ZEP520在GaAs衬底上的曝光工艺。实验结果表明，ZEP520的灵敏度远高于PMMA，在Si和GaAs上用ZEP520能分别制作出100nm和130nm宽的细线条，通过预烘GaAs衬底，可以消除ZEP520中的裂纹，因此用ZEP520制作器件或电路中各种细小凹槽图形是十分有利的。     

GaAs/氟化物/Si结构的MESFET

<正> 在1988年国际固体器件和材料会议上,日本东京工学院报导了用GaAs/(Ca,Sr)F_2/CaF2/Si制作MESFET。具体过程为;Si(100)片化学清洗并在UHF容器830℃加热30分,在清洁衬底上550℃下外延生长200nm厚的CaF_2,再在CaF_2层上500℃下生长100nm厚的Ca_xSr_(1-x)F_2(x=0.5)层,然后用MBE生长GaAs层。生长时使用二次生长法(450～580℃),即生长1.3μm厚的非掺杂缓冲层和0.2μm厚的掺Si有源层。在完成了材料生长后用通常工艺     

用PECVD法制备SiO_2进行Zn在GaAs中掩蔽扩散研究

本文报导丁GaAs表面上淀积液态源PECVD-SiO_2膜掩蔽Zn扩散的规律,估算了Zn在SiO_2膜和GaAs中扩散系数的比值为(1.04～1.85)×10~(-3),在700℃下Zn在GaAs中的横向扩散为结深的3～7倍。这种方法制备的SiO_2膜已应用于GaAs电调变容二极管和LPE-Ga_(1-x)Al-xAs/GaAs DH激光器的研制。     

脉冲激光沉积法制备ZnSnO_3薄膜

采用脉冲激光沉积法(PLD),在Pt/Ti/SiO_2/Si衬底上制备LiNbO_3型ZnSnO_3薄膜。通过改变生长过程中的氧气压、生长温度等实验条件,研究制备薄膜的最佳工艺参数。利用X射线衍射仪(XRD)、原子力显微镜(AFM)和扫描电子显微镜(SEM)对薄膜进行分析。研究表明,在Pt/Ti/SiO_2/Si衬底上制备ZnSnO_3薄膜优化条件是氧气压30 Pa、沉积温度600℃,并使用ZnO作为缓冲层。优化条件下制备的ZnSnO_3薄膜有良好的(006)取向,与ZnSnO_3单晶衍射峰位置一致。     

用两块掩模版制造P—MOS集成电路

众所周知,用通常的P-MOS工艺制造集成电路时,就需要四次光刻三次对位。因而,所用的掩模版多对位的次数也多。这样、掩模版的缺陷和对位的好坏直接影响产品的成品率。与此同时,由于硅片的表面直接和水气、试剂等接触次数多,增加了沾污来源。 为此,提出了一种用两块版制造P-MOS集成电路的工艺,这种方法具有操作简便,减少工序、提高成品率和降低成本等优点。 制造P-MOS集成电路所用的是晶面为(100)、电阻率为3～5欧姆·厘米的n型硅。 工艺过程是先用1050℃高温氧化法生长一层600埃致密的SiO_2,接着用硅烷和氨气作为源在氮气气氛中在780℃的温度下生长一层400埃的Si_3N_4(此温度高于800℃时难以腐蚀),而后再在Si_3N_4上用硅烷和氧气在氮气中480℃温度下由CVD法生长一层3000埃软的SiO_2。这样就形成了Si—SiO_2—Si_3N_4—SiO_2的结构。 然后,涂光刻胶,作第一次光刻,在软SiO_2上腐蚀出窗口。接着用SiO_2作为掩蔽,用1:1的磷酸和水腐蚀液在150℃下刻蚀Si_3N_4之后腐蚀下面的SiO_2,这时在上面的软SiO_2已腐蚀得差不多,剩下的SiO_2在蒸铝以前的腐蚀中完全去除掉。 在光刻之后,用CVD法在硅上淀积BN。反应气体是高纯氢气、氨气和用氢气稀释到5％的硼烷。反应温度范围为700℃～1250℃。反应气体的流量(B_2H_6 N     

GaAs pHEMT与Si CMOS异质集成的研究

基于圆片级外延层转移技术,将完成GaAs pHEMT有源器件加工的外延层从原有衬底上完整地剥离下来并转移到完成工艺加工的Si CMOS圆片上,基于开发的异类器件互联以及异类器件单片集成电路设计等一系列关键技术,进行了GaAs pHEMT与Si CMOS异质集成单片电路的工艺加工。研制的GaAs pHEMT与Si CMOS异质集成单片数字控制开关电路与传统的GaAs pHEMT单片电路相比,芯片面积减小15%。