数字阵列雷达数字下变频器ASIC芯片设计

数字下变频器主要是实现数字中频／射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T／R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计（NCO／CIC滤波器／HB滤波器／FIR滤波器）,给出了基于VerilogHDI。语言设计的综合与仿真结果,以及基于SMIC0．18μm库的综合结果。     

数字阵列雷达数字收发ASIC芯片设计

数字收发电路主要功能为实现模拟中频/射频信号到数字基带信号的变换以及利用数字合成方式产生模拟中频/射频信号,广泛应用于通信和雷达的收发系统中,低功耗、高集成的数字收发电路设计也一直是数字阵列雷达数字T/R组件设计中的一个关键技术。文章介绍了一种具有完全自主知识产权的单片雷达数字收发ASIC芯片的前端设计,包括芯片结构设计、各子模块设计(ADC/DAC/DDC/DDS),给出了设计及仿真结果,该芯片在SMIC 0.18微米工艺下成功流片,经测试,芯片指标达到设计要求。     

电源内置LCD控制驱动器AMD801设计研究

介绍了一敖电源内置的4灰度色标LCD控制驱动器AMI3801的ASIC设计与实现。分析了芯片数字电路设计方案和若干低功耗技术；重点讨论了模拟电路——内置电源电路和振荡器的设计；相关模拟、数字IP核能被重用在其他LCD驱动控制芯片设计中。还描述了芯片采用的混合信号设计流程。对指导一些模数混合芯片的ASIC设计有重要意义。     

电源内置LCD控制驱动器AMI3801设计研究

介绍了一款电源内置的4灰度色标LCD控制驱动器AMI3801的ASIC设计与实现.分析了芯片数字电路设计方案和若干低功耗技术;重点讨论了模拟电路--内置电源电路和振荡器的设计;相关模拟、数字IP核能被重用在其他LCD驱动控制芯片设计中.还描述了芯片采用的混合信号设计流程,对指导一些模数混合芯片的ASIC设计有重要意义.     

PSoC混合信号阵列的新型开发工具PSoC Express

PSoC 可编程系统芯片(PSoC)广泛用于工业、汽车、通信、计算、消费类等领域.仅Cypress公司一家就售出近2000万片. PSoC器件是可配置混合信号阵列,它将1个8位微控制器与嵌入式设计中常见的许多外围部件集成在一起.PSoC器件提供ASIC的优点,但却没有典型的ASIC NRE或周转时间.单个PSoC器件能够集成多达100个外围部件的微控制器,从而节省了用户的设计时间,缩减了板级空间和功耗,并使系统成本下降.易用性开发工具使得设计人员能够选择可配置程序库元素来提供模拟功能(如放大器、A/D转换器、D/A转换器、滤波器、比较器)和数字功能(如定时器、计数器、PWM、SPI、UART).     

微电子简讯

欧洲虽然现在半定制IC应用方面还落后于北美,但由于通讯业的迅速发展,很有希望以混合模拟/数字ASIC为突破口挽回这种局面。慕尼黑一家公司的市场负责人说,这意味着厂商的工艺开发方针、设备及程序库都必须要适应各种不同的ASIC市场。     

PLA／ROM内测试逻辑标准单元法生成环境

1 引言 PLA(可编程逻辑阵列),由于其简单性、规则性和灵活性,已成为经济地实现ASIC及微处理器的结构之一。一般说来,人们选用PLA而不是用随机逻辑来设计微处理器中的控制器,现在ASIC的设计者也开始对PLA的可测性给予了更多的关注。在本文中,我们提出PLA/ROM的BIST测试模型,并给出了基于     

数模兼容定制电路计算机辅助设计

本文提出利用标准单元或优化阵列外围单元(I/O)灵活性,设计模拟单元积木块。模拟积木块以库的形式存在,和数字单元一样具有自动设计能力,且这一设计可使数模部分在芯片上相对独立,有助于单元的长效性、灵活性,以及各自的布线和工艺调整。利用标准单元或优化阵列法均可实现数模兼容设计,兼容电路设计周期、成本与全数字电路相近。     

PSoC Express加速PSoC混合信号阵列设计

赛普拉斯的可编程片上系统(PSoC)混合信号阵列的销售量目前已突破了1亿片,被广泛应用于消费、计算、通信、汽车和工业设备等各种市场。在PSoC中集成有可编程的模拟和数字外设、8位MCU以及3种嵌入式存储器,易用的开发工具使得设计者能够方便的实现多种模拟功能(如放大器、ADC、DAC、滤波器和比较器)及数字功能(如定时器、计数器、PWM、SPI和UART)。PSoC提供的灵活可配置架构令其能够取代基于ASIC、ASSP或MCU的传统设计,帮助客户缩短产品的设计时间,降低系统成本。强大工具提高PSoC设计效率为了简化嵌入式系统的设计工作,帮…     

针对负载点消费类电子设备的电源管理解决方案

技术进步由于更高的集成度、更快的处理器运行速度以及更低的价格目标,针对数字电视、线缆调制解调器以及机顶盒的负载点(POL)处理器电源设计变得越来越具挑战性。多年来,随着集成度的提高和工艺技术的进步,设计旨在用于消费类电子应用的数字处理器和模拟ASIC     

Analog/digital ASIC design for testability

The author addresses three issues in design for testability (DFT) for mixed analog/digital application-specific integrated circuit (ASIC) chips: controllability, observability, and completeness in testing. These are examined for commonly used analog functions, and the results culminate in an architecture for testable mixed analog and digital circuits. The architecture is designed to solve the problems associated with testing basic circuit configurations for different types of commonly used analog macros. Using the recommended architecture to gain access to control and observation test points in the analog portions of the mixed analog/digital ASIC, a series of analog test tables for several different analog functions have been derived. The analog test procedures are independent of any digital design for testability that might be used in the digital portions of the ASIC. General testing procedures for current analog/digital ASICs are described along with desirable characteristics for testers for this type of circuit     

全定制超高速数字集成电路的正向设计

本文论述了全定制数字专用集成电路的正向设计,就超高速数字专用集成电路的系统设计、功能设计、逻辑设计、电路设计、版图设计和工艺设计进行了探讨,提出了一种专用数字集成电路正向设计方法。建立Foundry和ICCAD单元库,是发展数字ASIC正向设计较为理想的方式。     

低压CMOS模拟与数字混合ASIC—瓦斯报警电路设计与制造

本文介绍一种单电源电压小于3V的低压CMOS模拟与数字混合ASIC——瓦斯报警电路的设计,并给出制造工艺的主要数据。本电路根据我厂的现有设备和工艺,采用正向设计,一次流片即获成功,批量生产重复性好。模拟线路的技术指标和数字线路的功能均达到预期的使用要求,3V工作时的驱动电流可达15mA。     

Switched-current oversampling converters

There are many choices in designing a real-time signal processing system. To exploit the advantages that inexpensive digital CMOS process technologies provide, it is usually a good choice to use digital signal processing circuits extensively and to use analog circuits only as a bridge between the real analog world and digital signal processing circuits. The mixed analog/digital circuits usually have high performance and low cost. SI oversampling converters in particular are the ideal choice as the front ends for the mixed analog/digital design. They serve to bridge the real world and modern process technologies     

数字专用集成电路中平方运算的硬件实现

在进行数字专用集成电路的设计中,尤其是应用于通信和信号处理领域的ASICs中,经常会遇到对一种特殊运算平方运算的硬件实现问题。本文从常規乘法器的设计入手,通过对乘法器部分积的规律进行归纳总结和简化操作,提出了适于VLSI实现的平方器的设计方法,该方法可极大地降低硬件规模。     

超高速移位寄存器单元结构设计方法

本文以高速八位移位寄存器的研制为例,介绍了一种简便可行的专用集成电路单元结构设计方法。专用集成电路的设计目前有很多方法,但都基于有先进的设计工具和较为丰富的集成电路CAD库。没有这些设计环境,使用单元结构设计方法同样可以较快地设计专用集成电路。与通常的设计相比,这种方法具有设计周期短,电路性能高,设计成本低,版图布局对称等特点,是一种较好的专用集成电路设计方法。     

无抖动开关的研究与设计

文章对四种防抖动的开关电路进行了分析和仿真。第一种电路结构简单,但存在缺陷,在某些情况下不能消除抖动;第二种电路能消除抖动,但要用到电阻、电容,不容易与数字CMOS工艺兼容,比较适合于数模混合和模拟集成电路;第三种也能消抖,但电路所用元件较多,要用到四个D型触发器和一个RS触发器,适合于富含触发器的FPGA和CPLD实现的集成电路;第四种电路结构简单,消抖效果好,但对抖动信号脉宽有限制,适合于ASIC。这四种电路各有其优缺点及适用范围。     

A regular fabric design methodology for applications requiring specific layout-level design rules

Regular fabrics have been introduced as an approach to bridge the gap between ASICs and FPGAs in terms of cost and performance. Indeed, compared to an ASIC, by predefining most of the manufacturing masks, they highly reduce time-to-market, non-recoverable engineering costs and lithography hazards. Also, thanks to hardwired configuration and interconnections their performance is closer to those of ASICs than those of FPGAs. They are therefore well suited to many applications requiring low to medium volume applications or higher performance than those provided by FPGAs.In this paper, we evaluate the interest of using a regular fabric to reduce time and design cost significantly in applications involving specific transistor level design (radiative/spacial conditions, side-channel attacks, NMR environment, etc.). With this aim in view, after a broad state of the art overview with an emphasis on architectures and design flows, we develop our approach of a regular fabric designed to limit layout level design, ad-hoc tools and technological migration cost. Then, we evaluate its performance in a 65 nm process versus FPGA and standard cell based ASIC implementations. For sequential designs, our proposed solution is on average 2.5×slower and 2.3×bigger than a standard cell implantation, but also on average 13×faster than a FPGA.     

高性能结型场效应对管及其在ASIC中的应用

采用结型场效应管作为输入级的专用集成电路,一般都具有高速宽带以及高输入阻抗的特点。场效应管与双极型器件相结合,已成为新型专用型集成运算放大器的主要发展方向之一。国内在这些专用集成电路的研制工作中所面临的主要困难,是高耐压高频结型场效应对管的工艺制作。本文在介绍高性能结型场效应对管在ASIC中的应用及其工艺试验情况。     

An 0.3-μm Si epitaxial base BiCMOS technology with 37-GHzfmax and 10-V BVceo for RF telecommunication

In this paper, a 0.3-μm BiCMOS technology for mixed analog/digital application is presented. A typical emitter area of this technology is 0.3 μm×1.0 μm. This technology includes high f _max of 37 GHz at the low collector current of 300 μA and high BV_ceo of 10 V NPN transistor, CMOS with L_eff=0.3 μm, and passive elements. By using the shallow and deep trench isolation technology and nonselective epitaxial intrinsic base, the C_jc can be reduced to 1.6 fF, which is the lowest value reported so far. As a results, we have managed to obtain the high f_max at the low current region and high BV _ceo concurrently. These features will contribute to the development of high-performance BiCMOS LSI's for various mixed analog/digital applications