高纯度捷变频频率源研制

介绍了一种新颖的L波段低相噪、捷变频频率合成器.该方案所设计的频率合成器是一种可预置频率的合成器.在方案中,运用2个锁相环, 选择其中一个作为工作环,另外一个作为预置环（即：一个环工作,同时另一环预置下一工作频点, 锁相环锁定时间不影响跳频时间,可以减小环路带宽来提高纯度,得到高纯度频点）.这种乒乓工作原理实现了高纯度、捷变频的跳频源.其输出频率为960～1 160 MHz,步进10 MHz,相位噪声、跳频时间和杂散抑制.文中给出了详细的设计过程、样品研制及测试结果.     

一种基于PE3236的L频段频率合成器设计

设计了一种L频段频率合成器,该频率合成器采用大规模锁相集成芯片PE3236构成锁相环电路,外加电压预置电路对VCO控制电压进行快速预置,大大缩短了频率捷变时间,并运用相噪最优理论设计环路参数,实现了低杂散、低相噪、快速频率捷变的性能要求.另外,电路设计可靠性高,具有较大的实用性.     

一种新颖的频率合成器捷变频方案

本文主要介绍了一种应用数字锁相环技术实现模拟锁相环准确频率预置的频率捕获方法，并在此基础上给出了一种新颖的频率合成器捷变频方案。     

一种捷变频锁相环设计研究

VCO预置电压技术为实现锁相环快速锁定提供了较好的解决方案。分析了电压预置的原理的实现可行性和针对具体PLL的优化设计。提出了电压预置技术具体的系统实现流程和电压预置后可能会产生环路失锁等现象,通过一些具体辅助电路的加入来解决快速跳频和环路锁定的问题。运用ADS仿真设计软件搭建PLL框架,观察预置电压后的锁定时间。仿真结果表明,使用该技术后环路的锁定时间大幅度缩短。     

用于载波跟踪的数字三阶锁相环

本文提出了一种用来测量弹星多卜勒频率的数字三阶载波跟踪环,f_d可直接从环路数控振荡器DCO中提取,环路由计算机进行频率预置、引导,并具有判错锁,防错锁功能。实验证明环路性能良好,工作可靠。     

《电讯技术》专题资料《时间频率技术》题要（十五）

X频段IGO环频率捕获智能化设计（赵海清,刘类骥） 对传统脉冲取样锁相环实用温度范围窄的难点问题进行了探讨,依据脉冲取样锁相环的特征,提出了一种新颖的环路锁定检测方法和一种快捷的频率捕获方案,实现了脉冲取样锁相环的超宽温度范围应用。     

《电讯技术》专题资料《时间频率技术》题要（十三）

一种基于正交调制技术的宽带频率源设计（刘类骥,林巧莉） 针对传统DDS内插PLL频率合成方法的某些不足之处,提出了一种新的基于正交调制技术的频率合成方法,该方法容易实现频率源的宽带小步进输出,且电路形式简单。最后给出了一个该方法的应用实例设计,为宽带小步进频率源的设计提供了较好的思路。     

MC145155在多环高分辨率频率合成器中的应用

本文介绍一种由锁相环大规模集成频率合成器电路MC145155构成的三环全波段电台频率合成器。该合成器输出频率为76.08～106.07999MHz,频率间隔为10Hz。文中介绍了三环合成器的方案设计计算方法、MC145155芯片功能,给出了MC145155数字环的环路设计方法和有关计算公式,以及集成模拟相乘器XFC1596在锁相环路中的使用方法,同时还简要地介绍了多环频率合成器实现微机控制的方法。     

一种新的快速跳频频率合成器

本文提出一种新的快速跳频频率合成器方案。它通过采用脉冲内插变频鉴相和取样—保持—直接电压预置两种方法,使得电路具有换频速度快、输出信号频谱纯、以及易达到高的频率分辨率等优点,且实现容易。文中给出了实现框图和部分关键电路,并对其工作原理作了详细的说明。最后,对环路性能进行了分析。     

谐振式光纤陀螺数字闭环系统锁频技术

谐振式光纤陀螺(R-FOG)是基于Sagnac效应产生的谐振频率差来测量旋转角速率的一种新型光学传感器。利用数字调制、解调技术实现陀螺系统的闭环锁定,可以克服模拟电路的热漂移,使系统更加简单灵活。以谐振频率偏差作为研究对象,提出了基于一阶惯性环节的最简闭环锁定分析模型。利用该简化模型,对数字闭环系统中的频率反馈跟踪技术进行了研究,得到了在一定积分时间常数下环路的最佳增益系数,实现了环路的快速、稳定锁定,并在实验中得到进一步的验证。     

一种动态频率补偿LDO的电路设计

设计了一种动态频率补偿、高稳定性的LDO电路.针对具有Buffer缓冲器的LDO环路稳定特性随负载变化而变化的特点,给出一种新型的LDO频率补偿结构.这种补偿结构能很好地根据负载电流的变化,动态地改变环路次级极点的位置,进而提高环路稳定性.设计采用TSMC 0.35μm标准CMOS工艺,利用Spectre工具对电路的性能进行了模拟,仿真结果表明此电路结构在整个负载变化范围内相位裕度均大于88°,系统具有高稳定性.     

一种基于LMX2485E芯片的调制倍频电路

本文介绍了一种调制倍频单元的设计工作。电路中选用了一种具有跳频功能、可通过编程精确预置带有小数的倍频系数的高分辨率频率合成器芯片,同时实现数字调制、锁相倍频的功能,直接取代原有模拟调制、倍频电路。     

“一体化”模拟鉴频／鉴相器研究

本文介绍一种适用于微波锁相频率合成的新型电路—“一体化”鉴频鉴相器。这种电路功能独特,可以很好地完成从鉴频到鉴相的工作过程传递。这种器件的应用提高了环路的捕捉能力,加快了环路捕捉速度,增加了环路工作的可靠性。     

一种低功耗频率预置快速锁定的锁相环频率综合器

本文提出了一种2.4GHz低功耗频率预置快速锁定的锁相环频率综合器,该频率综合器使用0.18um 的CMOS 工艺制作。设计了低功耗的混合信号压控振荡器,双模预置分频器,数字处理器和非易失性存储器来降低整体系统的功耗和减小锁定时间。数字处理器可以在工艺偏差的情况下自动的校正压控振荡器的预置频率,使得对振荡器频率的预置可以达到很高的精度。测试结果表明,在1.8V 的电源电压下,频率综合器的电流消耗为4mA,它的典型的锁定时间小于3us。     

一种基于LMX2485E芯片的调制倍频电路

本文介绍了一种调制倍频单元的设计工作.电路中选用了一种具有跳频功能、可通过编程精确预置带有小数的倍频系数的高分辨率频率合成器芯片,同时实现数字调制、锁相倍频的功能,直接取代原有模拟调制、倍频电路.     

利用改进的预置电流方法设计锁相环频率合成器

利用ADS对传统方法和预置电流方法设计的频率合成器进行建模仿真,分析了后者 跳频稳定性差的问题,对预置电流电路增加可控开关,有效减小了泄漏电流对跳频稳定性的 影响;对预置电流的大小进行分析、ADS优化,优化后的设计跳频速度提高约9 μs。     

PLL频率合成器中有源环路滤波器的设计与仿真

为提高PLL频率合成器的性能,简化环路滤波器的设计过程,提出了PLL频率合成器中有源环路滤波器的一种设计方法。首先给出一种实用的三次特性的有源环路滤波器结构,根据电路结构求出其频率特性,结合PLL频率合成器中鉴相器-VCO-分频器的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。文中给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。     

一种基于锁相环的COT开关频率锁定技术

提出了一种可以在宽频范围内控制恒定导通时间(COT)电流模环路开关频率的锁相环(PLL)电路.电路采用经典电荷泵锁相结构,针对传统COT锁频方案中瞬态频率锁定速度和频率锁定精度性能无法兼顾的问题,通过一个由三极管构成的电流乘法计算单元引入PLL控制和输入电压前馈信息改变计时电容的充电电流,控制开关频率,保证了电路的锁频速度和精度.此外,锁相环的环路参数在宽电压变化范围内不发生变化,简化了频率补偿网络的设计.采用0.25 μm 60 V双极型-CMOS-DMOS (BCD)工艺对电路进行了仿真和流片,芯片面积为2.83 mm2.结果表明,该电路在200 kHz～1.8 MHz的开关频率内均可以实现良好的频率锁定功能,开关频率的波动幅度小于0.2 kHz,验证了设计的正确性.     

PLL频率合成器在数字无线电话中的应用

本文介绍中小容量数字无线电话系统收发信振荡源采用PLL频率合成器.PLL频率合成器采用单模和双模两种模式,双模PLL频率合成器既可采用并行预置数置入方式,又可采用串行预置数置入方式.     

具有高速锁定特性的同步频率合成器

本文介绍一个经过改进的频率合成器,它使用一个一阶环和具有最佳增益的取样保持鉴相器,以获得非常快速的频率锁定特性。此外,它还对环路分频器的预置和压控振荡器频段转换的预置实行同步。它设有一个自适环路滤波器,使一个一阶环用作锁定捕捉,并在锁定后仍然保持优良的噪声性能。