X射线相衬成像图像采集系统的远程控制传输设计

为了满足X射线相村成像技术对图像采集装置的大面积和高分辨率的特殊要求,提出了一种基于ARM9和FPGA的远程图像采集控制传输系统的设计方法.系统由LUPA4000CMOS图像传感器、ARM9、DM9000A、FPGA,DDR2 SDRAM等器件组成.采用FPGA和DDR2技术,可以对大数据量的图像数据进行实时缓存,解决了高分辨率、大数据量图像数据实时存储和获取的关键问题.采用以太网远程控制传输的方法,能有效避免X射线辐射.实验结果表明,该系统可以实时准确地获取大面积、高精度图像数据.     

基于FPGA和DSP的高分辨率图像采集系统

介绍了一种高分辨率图像数据采集系统的实现方案.该方案采用了现场可编程门阵列(FPGA)数字信号处理器(DSP)的体系结构,利用FPGA实现图像数据检测、采集、缓冲、预处理,并协调系统各部分的工作,利用DSP对图像数据进行JPEG压缩,通过PC104总线将压缩后的数据上传至主机.该方案中,由FPGA控制的高速大容量同步动态随机存储器(SDRAM)作这图像数据的帧存,解决了高分辨率图像采集中容量和速度上的问题,SDRAM分时供FPGA和DSP访问的机制提高了数据存取的效率.JPEG压缩方法大大降低了数据传输所需的带宽并减少了存储所需的容量.该系统能够对高至2 048×1 536的多种分辨率的图像实现数据采集和压缩.     

水下三维场景实时成像系统

针对目前水下三维声纳实时成像系统前端信号通道多、波束形成计算量大的问题,提出一种基于现场可编程门阵列（FPGA）的水下三维场景实时成像系统。采用FPGA阵列控制多路信号同步采样,优化波束形成算法对海量数据进行并行处理,同时利用嵌入式处理器PowerPC控制系统,最终由主控PC完成三维图像实时显示。实验结果表明,该系统能够在水下200m的范围内实现分辨率为2cm的三维成像,三维图像刷新率可达20帧／秒。     

高速OTG技术在压缩图像传输中的应用

在图像压缩调试过程中,压缩数据在实时硬盘存储的基础上,还要与PC机连接进行效果评估。为了解决数据压缩板在通用串行接口(USB)高速数据传输中双重角色(主机/外设)的矛盾,本文采用具有OTG功能的USB芯片ISP1761实现了协议转换、主从自动切换控制以及上/下行高速数据传输。针对ISP1761支持PowerPC微处理器接口的高速性能,采用Xilinx公司的Virtex4系列FPGA芯片,通过其内嵌的PowerPC硬核处理器完成芯片初始化以及DMA数据传输控制。实现了对JPEG2000压缩后图像的45.5Mb/s上/下行有效数据传输,满足了实时存储和调试的要求。     

基于FPGA的实时视频处理平台设计

为了能够实时地采集、处理、显示视频,设计并实现了一种基于双PowerPC硬核架构的实时视频处理平台;用硬件实现视频的预处理算法,并以用户IP核的形式添加到硬件系统中,上层的视频处理软件程序则直接从存储器中调用预处理后的图像数据;重点介绍了在FPGA上构建双PowerPC硬核架构的硬件系统;采用乒乓控制算法缓存一行图像数据;用DMA的方式将图像数据保存在存储器中;以边缘检测作为视频预处理算法的一个实例,在平台上实现,实验结果表明,用本平台实现仅需40ms;本平台能够实时处理视频,具有较高的实用价值。     

基于FPGA的彩色图像实时采集显示系统设计

设计并实现了一种基于FPGA硬件平台的Bayer到RGB格式图像数据转换实时采集显示系统。该系统能够对前端Camera Link接口的CMOS相机采集的分辨率为1 920×1 080、帧率100 f/s以上的Bayer格式图像进行实时处理,并且将处理得到的RGB彩色图像数据通过DVI显示器以60 f/s的帧率实时显示。根据FPGA并行处理能力强的特点,采用像素矩阵模板实现了Bayer到RGB的彩色图像插值算法,实现了高分辨率、高帧率彩色图像的实时采集显示。     

高分辨率航空图像压缩系统设计

针对高分辨率航空图像存储和传输的要求,提出了基于POWERPC、FPGA和ADV212的嵌入式图像压缩存储系统设计方法,实现了大小为4008x5366x12bit图像的有损和无损压缩存储。系统设计目标为每2秒存储一幅无损压缩图像,压缩比为2:1;并在限定传输速率为1.44Mbps的条件下,每8秒向地面传送一幅有损压缩图像。系统设计中使用ADV212完成JPEG2000标准压缩算法,FPGA实现图像数据的接收和分块,POWRE PC实现对ADV212的配置管理及图像文件的存储。实验结果表明,该系统设计能够满足预定高分辨率航空图像的实时压缩与存储要求。     

基于多DSP的遥感图像实时压缩系统设计

随着遥感技术的发展,对高分辨率的遥感图像实时压缩的需求日益迫切。设计了高性能的图像压缩系统,由8片ADSP-TS201为核心处理器和2片FPGA组成,可提供高达28.8 GFLOPS的峰值浮点运算能力。该平台采用PCIE总线作为外部接口,具有良好的可扩展性和强大的数据交换能力;各处理器采用Link Port互联,形成松耦合结构,可实现高速传输、实时处理和大容量存储三者的平衡,具有良好的可重构性和通用性。最后采用该系统实现JPEG2000压缩,实验结果表明,该压缩系统无损压缩速率可达6.2 Mpixels/s,非常适用于高分辨率、高质量遥感图像压缩领域。     

基于FPGA高速实时图像数据处理系统的研究

本文对在FPGA中嵌入Powerpc(hard IP Core),引入linux嵌入式操作系统用来开发嵌入式系统进行了研究,系统实现了高速数据采集、高速视频数据压缩、实时视频数据的网络传输和实时压缩图像数据存储功能,该方法采用linux嵌入式操作系统加FPGA中嵌入的Powerpc硬核处理器进行系统控制层面的处理,还根据FPGA的特点将视频处理等功能用高速硬件实时处理。系统适合于系统空间要求小且视频数据处理量大的应用。     

面向高速数码印花机的实时图像数据转置方法

针对PC无法实时按位转置大量图像数据而限制了数码印花机输出带宽和喷印速度的问题,设计了基于PowerPC处理器和Virtex-5系列FPGA的高速数据处理系统,运用FPGA实现了高效转置运算。为FPGA例化三个独立的DDR2控制器,通过控制器间的协同工作提高系统输出带宽;设计按位转置单元,将图像数据分块转置,利用DDR2控制器的突发传输高效地读写数据。性能测试结果表明FPGA的输出带宽高达327 Mb/s,数码印花机的喷印速度达249 m2/h,相比PC处理系统,在同等条件下性能提升明显。     

基于FPGA的道路环境图像采集压缩系统

基于视频的道路综合信息检测系统,由于图像数据量大的特点,图像压缩效率低一直是系统设计的瓶颈。利用现场可编程门阵列（FPGA）的并行处理特点,提出了一种以FPGA芯片为核心处理器件的图像采集压缩系统设计方案,将FPGA技术、图像压缩等技术应用于设计过程中,提高了图像压缩效率,并有效防止图像信息的丢失。     

基于AdaBoost算法的人脸检测在嵌入式系统中的实现

为解决人脸检测实时性问题,针对AdaBoost算法纯软件实现的瓶颈,提出基于FPGA平台的硬件加速策略,采用流水线处理技术实现积分图像的快速计算。实验使用PowerPC405处理器VirtexTM-Ⅱ Pro平台FPGA,在输入图像大小为352×288像素的条件下,检测速度达到每秒50帧,检测率为98%,误检率约1%,实现了实时人脸检测的要求。     

人体外骨骼控制器硬件设计

为了适应外骨骼机器人的发展需求,设计了一款可以实现外骨骼控制的控制器,该控制器采用以PowerPC芯片为核心,FPGA芯片为辅的硬件设计,文中详细说明了各个模块的设计思想及外围接口电路的设计,由于PowerPC芯片较高的内部集成了多种功能,以及在平台中加入了以FPGA来集中控制各个接口,因此可以实现多个传感器接口信号采集和控制,并使用实时操作系统对各个传感器信号处理和控制。该控制器具有运算速度快,扩展方便,可靠性较高的特点。     

可扩展地面无人平台综合处理模块硬件设计

小型轻量的地面无人平台应用越来越广泛,综合处理模块作为地面无人平台的指挥控制中心,承担着信息采集、数据处理及融合等核心功能.设计高性能可扩展的综合处理模块是未来地面无人平台的重要发展方向.以多源信息融合处理理论模型为基础,设计了一种以PowerPC为主处理器,FPGA为协处理器的综合处理模块系统架构.PowerPC主处理器主要完成数据处理、数据融合以及与各接口控制器的信息交互.FPGA协处理器主要实现接口控制器的扩展、信息采集和预处理.实际测试表明,综合处理模块在计算性能和通信性能方面优于原有系统.综合处理模块的硬件设计和多源信息融合处理理论模型的描述对地面无人平台的整体设计具有重要意义.     

基于FPGA的嵌入式串行千兆以太网设计

本设计以Xilinx FPGA为核心芯片,利用内嵌硬核处理器PowerPC、嵌入式操作系统Xilkernel和LwIP协议功能函数,完成嵌入式串行千兆以太网系统的设计。本设计能够满足以太网通信对高速数据传输的要求,同时在电路设计时,具有PCB布线简单以及信号完整性好等优点。     

基于SoPC的捷联系统硬件平台的设计

为了提高激光陀螺捷联系统的硬件平台集成度并减小其功耗,满足微小型导航系统的要求,在基于Xilinx的Virtex-4 FPGA芯片上,通过SoPC方法设计新一代硬件平台。该硬件平台使用FPGA内嵌的PowerPC405硬核处理器作为功能控制与运算中心,并在FPGA逻辑中设计功能全面的IP核来实现数据采集、数字滤波、串口通信和部分导航解算。从而在保证较高的运算速度和精度的同时,达到了预期的效果。     

基于DSP的图像压缩系统设计与算法研究

提出一种基于DSP和FPGA协同设计实现视频图像压缩的控制逻辑方案。由FPGA模块来实现图像采集,DSP模块进行编码压缩,同时针对块匹配算法中搜索精度与计算复杂度相关性问题,介绍了一种基于块匹配的量子行为的微粒群优化算法（Block Match Quantum-behaved Particle Swarm Optimization,BMQPSO）。在图像的实时压缩算法处理中,先对原始图像序列每一帧的宏块用微粒子进行搜索,再根据收敛性要求对压缩编码进行优化。实验结果表明该算法压缩效果优于经典搜索算法。