MPEG-4形状编码器模式选择模块的VLSI结构设计

阐明了所设计的模式选择的VLSI硬件结构.首先介绍了MPEG-4形状编码中Mode Decision的基本原理,并对在Mode Decision中大量使用的ACQ函数进行化简,在保持计算精度的同时减少了硬件实现所耗费的资源,降低了电路复杂度.接着通过对MPEG-4校验模型中模式选择伪码的分析,将整个Mode Decision模块划分为4个子模块并分别设计其VLSI结构并实现.最后硬件仿真结果与软件运行结果的对比表明了本设计的正确性,综合结果也说明了本设计可以在最低0.97 MHz的频率下满足MPEG-4 Core Profile & Level2的实时编码,可用于MPEG-4的VLSI实现.     

基于FPGA的E3误码仪的设计与应用

设计了基于FPGA的E3速率等级的误码仪(E3-BER),由伪随机码产生模块、两路信号比较模块、计数模块和显示模块4部分构成,分别用E3-BER和SDH分析仪(ANT-5)测试了基于FPGA的SDH E3复用/解复用系统,在相同的测量时间内(1星期),误码均为0.测试结果间接验证了设计的正确性.     

基于STB7100的高清IPTV机顶盒设计

介绍一种基于ST芯片的高清IPTV机顶盒硬件设计方案,给出了软硬件各模块的结构和设计.该方案以STB7100为核心.能够处理H.2641AVC和MPEG-2高清和标清信号,同时支持多种格式输出.     

T-S-T数字交换网络的故障检测与诊断

本文设计了T-S-T数字交换网络的故障检测与诊断算法。其基本思想是把整个网络划分为多个基本模块,在对一个基本模块进行测试或诊断的同时,网络的其余部分仍可执行正常的交换功能。本文假设基本模块中只有一个T接线器或S模块有故障,但在此故障的T接线器或S模块范围内允许多种类型、多重故障同时发生。本文设计的诊断算法其精度可以至少定位至一个T接线器或S模块。每一基本模块的测试成本为(3(2+「(log_2N)/b-1」),12N+4r),诊断成本为(5(2+「(log_2N)/b-1),14N+4r)。两式中第一项表示测试信号的帧数,第二项表示需要改写控制存贮器内容的单元个数,N为时隙数,r为第(?)级T接线器的个数,b则为每个时隙信号的二进码数。     

基于SOPC的视频信号发生器

详细阐述一种新颖的基于SOPC技术的视频发生器方案.介绍了利用SOPC技术开发流程以及视频编码芯片SAA7121的原理及应用.还针对数字电视信号的输出设计了一个专用模块,使得此方案既能产生模拟视频信号,又可输出MPEG-2传输流信号.     

世界第一台二合一的MPEG发生器和分析仪

新的MTS100测试系统可在一个高性能的工具室中提供MPEG-2信号的发生器及分析仪。 在日内瓦世界电信’95展览会上,美国泰克公司推出了集MPEG-2传输流的信号发生和分析于一体的MTS 100MPEG(运动图像专家组)测试系统,从而进一步确定了泰克公司在视频测试领域的领先地位。     

一种基于AD9857的信号发生器的设计

信号发生器是电路系统设计、测试的重要环节,也是电路课程相关实验的基本组成模块.现有的信号发生器硬件规模大.发生信号种类少,功能扩展需更改硬件电路,不能完全满足系统设计、测试和复杂实验需求.AD9857可工作于正变调制、单音、内插DAC等三种模式.内部集成DDS、DAC等模块,实现信号发生的基本硬件功能.对以AD9857为核心设计的基于计算机和基本硬件电路的信号发生器进行探讨,为信号发生器设计提供借鉴;为系统设计和测试.特别是为电路课程实验中信号源种类多的问题提供一种解决方案.     

R＆S电视分析仪ETL增添MPEG-2分析功能

R＆S电视分析仪ETL最新推出了MPEG-2分析选件，用于在线的MPEG-2信号分析。到目前为止．该电视分析仪融入了RF信号解调分析，MPEG-2分析和完整频谱仪功能，成为一个通用测试平台。     

CATV的统计复用模型以及软件复用的具体实现

提出了一种基于CATV的统计复用模型,同以往的模型相比,这里通过设定自相关函数和相邻队列长度来确定分组和缓冲之间的关系,从而为复用器的设计奠定基础.同时利用这个模型的理论基础,在CATV网络上具体设计了一个基于软件复用的MPEG-2传输流复用器,在实际的网络上的测试结果基本能够满足8～16路信号的连续复用.     

高清MPEG-2硬件实时编码器的设计与实现

简要介绍NTT电子制造公司的SC3000E编码模块,以该编码模块为基础,设计了高清MPEG-2硬件实时编码器系统的实现方案及在开发系统上的具体实现过程.实验表明,所设计的高清MPEG-2编码器总体结构小巧紧凑,可实现高清晰影视图像的实时编码,而且延时短,画质好.     

HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

MPEG-4 AAC解码器在NIOS II平台上的实现和优化

给出了MEPG-4AAC实时解码器在NIOSII平台的实现方案,介绍了MPEG-4AAC-LC解码算法及各关键模块优化算法。在完成实时解码要求下,结合NIOSII平台特性,对解码器在软件代码与处理器上进行优化。实验结果表明CPU时钟为80MHz时能达到实时解码要求。     

MPEG-2 AAC解码器的优化算法

作为新一代的音频编码国际标准,先进音频编码(AAC)提供了良好的压缩性能,具有广阔的发展和应用前景。但是由于AAC标准给出的算法比较复杂,按照标准算法进行测试时发现其并不能满足实时解码的要求,因此,必须对标准算法进行优化以达到实时解码的要求。在叙述了MPEG-2 AAC解码器的模块组成和原理的基础上,针对各个模块的特点采用优化算法,对MPEG-2 AAC解码器的部分模块进行了优化设计,较大程度地提高了解码速度。     

MPEG-2视频解码器一致性测试

结合ISO／IEC13818-4标准，给出了测试并验证MPEG-2视频解码器一致性的方法，并利用此方法对所设计的MPEG一2视频解码芯片进行一致性测试，结果表明该芯片已基本符合MPEG-2标准的要求。     

NTSC制编码器的设计及其Verilog实现

数字电视机顶盒是由模拟电视向数字电视过渡的中间产品。MPEG-2信源解码器的研制在机顶盒的硬件设计中处于核心地位。文中介绍了NTSC制编码器的相关基本理论和该编码器中九抽头低通滤波器和正交平衡调幅的Verilog设计。     

基于MIPS平台的 MPEG-4 AACplus v2解码器的实现

介绍了MPEG-4 AACplus v2解码器的基本原理和MIPS平台HTK HSB1101的原理与应用,给出了MPEG-4 AACplus v2解码器在MIPS平台HTK HSB1101上的实现方案。在保证解码质量和实时解码要求的情况下,结合HTKHSB1101平台的特性,对解码器在软件代码和处理器方面进行了优化。实验结果表明,与标准算法相比,该解码器在确保音频解码质量的同时,提高了解码速度,满足了解码实时性要求,也为视频解码和其他应用提供了足够的处理空间。     

MPEG-2解码器中视频、音频同步的实现

本文分析了理想的MPEG－2信源解码器中视频、音频同步实现的关键，给出了实际的解码器中实现视频、音频同步会遇到的问题和解决的方法。实践证明，这些方法是有效的，已用于我们的MPEG-2信源解码器中。     

基于ARM926EJ-S的MPEG-4软解码器的优化与实现

MPEG-4解码器的软件实现是嵌入式应用领域的热门研究课题。但是由于MPEG-4解码系统庞大的数据处理量和嵌入式微处理器处理能力不高的矛盾致使软解码的速度非常低。对此,根据MPEG-4软解码系统的特性及当前嵌入式领域主流微处理器ARM核的特点,研究了一种基于ARM9微处理器上实现MPEG-4软解码的算法优化方法和实现方案。详细介绍了优化的三个方面,包括软件结构优化;对数据处理较多模块编写ARM汇编函数替换;对关键模块寻找快速算法和并行处理算法等。实验结果表明优化后的算法在ARM9微处理器平台上对QVGA格式的MPEG-4码流播放速度由优化前的10 f/s提高到了37 f/s,完全实现了流畅播放,具备很高的实用价值。     

MPEG-4视频解码器一致性测试

一个特定的profile&level的解码器需要通过MPEG-4标准第四部分中定义的测试过程才能被认为是一个一致性的解码器。对这个测试过程作了较为详细的介绍,给出了MPEG-4Advancedsimpleprofile1ASP@level5的解码器的测试方法和测试过程。     

实时硬件系统中控制方法的研究

由于实时硬件系统的规模和复杂度不断增大，系统结构的模块化设计已成为硬件系统开发的发展趋势。研究了硬件系统中模块控制的方法和特点。结合MPEG2电视编码器中各功能模块的特点，提出了适合该硬件系统的模块控制方案，说明了控制模块的硬件设计思想和软件实现。实践证明，该方案满足系统实时性和可靠性的设计要求。