基于旁路泄漏的微控制器指令分析研究

微控制器芯片所有活动都会在其旁路泄漏信号上留下指纹信息,将逆向工程思想与旁路攻击方法结合,对芯片旁路指纹信息进行分析,判断微控制器所执行的未知指令.针对微控制器(AT89C52)指令集构建对应不同指令的旁路模板库,对未知指令进行模板分析,通过实验验证了指令恢复的可行性,扩展了旁路攻击的研究领域.     

基于旁路攻击的AES算法中间变量脆弱点

介绍了针对AES算法的旁路攻击过程, 指出了可行的SPA、DPA以及HDPA攻击方法, 在此基础上, 指出了AES算法面对旁路功耗攻击的脆弱点。其过程是：根据AES算法的实现流程, 查找出可能产生的中间变量, 通过对中间变量的分析, 将潜在的可以被旁路功耗攻击利用的中间变量定义为脆弱点。进一步指出了旁路功耗攻击是利用了AES算法实现过程中数据与密钥的相关性、时钟频率的可测性以及不同指令执行时功耗的差异性来攻破AES算法的。     

针对IDEA加密算法的差分功耗攻击

研究分析国际数据加密算法IDEA的特点,采用差分功耗分析攻击方式进行密钥破解,针对IDEA算法提出一种基于汉明距离的差分功耗攻击方法.该攻击方法是一种典型的加密芯片旁路攻击方式,其理论基础为集成电路中门电路在实现加密算法时的物理特性、功耗模型及数据功耗相关性.详细介绍了针对IDEA加密系统进行差分功耗攻击的设计与实现,开发了相应的仿真实验平台,实验成功破解了IDEA加密算法的密钥,从而给IDEA加密算法研究者提供了有益的安全设计参考.实验表明,未加防护措施的IDEA加密系统难以抵御差分功耗的攻击.     

旁路信息的分级泄露模型与安全性分析*

旁路攻击是一种新的密码分析方法,其利用了密码设备在运算时泄漏的信息破解密码系统。从信息泄露的一般性出发,提出了一种旁路信息分级泄露模型并给出其形式化描述。该模型将泄露信息分为算法级、指令级和逻辑门级泄漏。在此基础上,对不同泄露级别上采用的防御方法的安全性进行分析比较,最后对抗旁路攻击的安全芯片的设计给出建议。     

旁路信息的分级泄露模型与安全性分析*

旁路攻击是一种新的密码分析方法,其利用了密码设备在运算时泄漏的信息破解密码系统。从信息泄露的一般性出发,提出了一种旁路信息分级泄露模型并给出其形式化描述。该模型将泄露信息分为算法级、指令级和逻辑门级泄漏。在此基础上,对不同泄露级别上采用的防御方法的安全性进行分析比较,最后对抗旁路攻击的安全芯片的设计给出建议。     

针对FPGA密码芯片M-DPA攻击的研究与实现

分析了DPA、B- DPA和M- DPA等三种差分功耗分析方法的原理;在FPGA内部采用并行设计与流水线设计方法实现了AES的密码电路,分别采用DPA、B- DPA和M-DPA 三种方法对AES的FPGA电路实现进行了攻击;得出结论:M- DPA攻击方法能够很好地减少FPGA密码芯片的并行设计和流水线设计带来的不利影响,能够有效增大分析的信噪比,减少攻击的样本量,提高攻击的效率;M-DPA攻击方法相对于DPA和B-DPA攻击能够更加适用于FPGA密码芯片的功耗旁路分析.     

嵌入式加密芯片功耗分析攻击与防御研究进展

功耗分析攻击成为嵌入式加密芯片的最大威胁,它破解密码芯片密钥比穷举法要快得多,是一种新的密钥攻击方法.对功耗分析攻击与防御成为近年来研究的热点问题,功耗分析模型是研究功耗攻击与防御的基础,在对功耗攻击模型研究进展进行评述后,分别对功耗分析攻击与防御进行综述,功耗攻击从简单功耗分析攻击、差分功耗分析攻击和高阶差分功耗分析攻击进行比较,防御从算法级和电路级进行对比,并对文献进行了分类整理.通过对国内外研究进展的总结和对比,为特定领域的嵌入式加密芯片提供抗功耗分析攻击解决方案,最后对进一步研究的问题进行了展望.     

一种椭圆曲线密码算法ECC旁路攻击方法研究

针对椭圆曲线密码算法ECC的旁路安全性进行研究,分析了ECC算法的旁路攻击脆弱点。对点乘和点加进行了研究,在此基础上,研究ECC密码算法差分功耗攻击过程,给出了未加防护和加入一位固定值掩码的ECC算法差分功耗攻击方法;并进行了相应的攻击实验,对两种旁路攻击实验结果进行了比较分析,表明未加防护的ECC算法不能防御旁路攻击。同时实验结果显示,相对于对称密码算法,ECC密码算法攻击的难度较大。     

针对FPGA实现的DES算法旁路碰撞攻击研究

旁路碰撞攻击关键在于碰撞检测过程。通过对旁路碰撞攻击技术的研究,总结Feistel结构密码算法的碰撞模型,改进碰撞检测过程,实现基于最小一乘法的碰撞检测技术。对基于FPGA实现的DES密码算法进行旁路碰撞攻击。利用仿真功耗采集平台和实测功耗采集平台,验证了基于最小一乘法碰撞检测技术的有效性。     

一种SMS4加密算法差分功耗攻击

针对SMS4加密电路,采用差分功耗分析攻击方式进行密钥破解.该攻击方法是一种典型的加密芯片旁路攻击方式,其理论基础为集成电路中门电路在实现加密算法时的物理特征、功耗模型及数据功耗相关性.结合中国第一个商用密码算法SMS4,详细介绍了针对SMS4加密系统进行差分功耗分析攻击的设计与实现.开发了相应的仿真实验验证平台,实验验证成功破解了SMS4加密算法的密钥,从而给SMS4加密算法研究者提供了有益的安全设计参考.实验表明,未加防护措施的SMS4加密系统难以抵御差分功耗分析的攻击.     

针对ARM指令集的层次分类能耗测量方法

在分析ARM指令集的寻址方式、寄存器个数、指令周期数等特征的基础上,考虑三级流水线对指令集能耗特征的影响,提出一种层次分类能耗测量方法。实验结果验证了该方法的有效性,得出指令集能耗与电流值和指令周期数的乘积呈正比,减少指令周期数能降低指令集能耗,并且3种应用程序用例在仿真平台HMSim的测量值与W90P710实际目标板的能耗值相接近,绝对误差在10%以内。     

Linked instruction caches for enhancing power efficiency of embedded systems

The power consumed by memory systems accounts for 45% of the total power consumed by an embedded system, and the power consumed during a memory access is 10 times higher than during a cache access. Thus, increasing the cache hit rate can effectively reduce the power consumption of the memory system and improve system performance. In this study, we increased the cache hit rate and reduced the cache-access power consumption by developing a new cache architecture known as a single linked cache (SLC) that stores frequently executed instructions. SLC has the features of low power consumption and low access delay, similar to a direct mapping cache, and a high cache hit rate similar to a two way-set associative cache by adding a new link field. In addition, we developed another design known as a multiple linked caches (MLC) to further reduce the power consumption during each cache access and avoid unnecessary cache accesses when the requested data is absent from the cache. In MLC, the linked cache is split into several small linked caches that store frequently executed instructions to reduce the power consumption during each access. To avoid unnecessary cache accesses when a requested instruction is not in the linked caches, the addresses of the frequently executed blocks are recorded in the branch target buffer (BTB). By consulting the BTB, a processor can access the memory to obtain the requested instruction directly if the instruction is not in the cache. In the simulation results, our method performed better than selective compression, traditional cache, and filter cache in terms of the cache hit rate, power consumption, and execution time.     

降低指令存储器功耗的一种有效方法：循环缓冲

在超长指令字结构的数字信号处理器中,其指令存储器的功耗所占比重较大。但是,根据数字信号应用的特点,可以采用循环缓冲来减小指令存储器的功耗。本文提出了一种编译器控制的循环缓冲技术,由编译器选择合适的循环代码将其放入循环缓冲,从而减小了取指过程中指令存储器的功耗;给出了循环缓冲的体系结构设计、功耗分析以及有效利用循环缓冲的编译方法;最后用功能级功耗模型验证了该方法的有效性。     

基于关联性启发的自定义指令选择算法

面向特定应用的自定义指令可以减小可执行代码的长度,提高执行效率和降低系统功耗。候选指令选择在自动指令集扩展问题上占用相当重要的作用,它直接影响了指令扩展的性能和效率。已有的启发式选择算法虽然有较优的时间性能,但在时间性能和选择结果上还有改进的空间。由此,提出了一种基于扩展指令间关联性的启发式算法,实验结果证明,本算法能快速有效的找到比现有启发式算法更优的候选指令组合。     

基于贝叶斯方法的电网操作指令自动识别系统

为了提高电网操作的自动控制能力,需要进行操作指令自动识别,提出一种基于贝叶斯方法的电网操作指令自动识别方法,构建电网操作指令传输信号模型,采用相关性检测方法进行电网操作指令的集成传输和调度,结合模糊加权学习方法进行电网操作指令的自动跟踪和程序加载,采用贝叶斯方法进行电网操作指令的输出转换控制,提高电网操作指令的指向性和识别能力。在Visual DSP++环境下进行电网操作指令识别系统的开发设计,构建指令的读写模块、指令加载模块和指令传输模块,结合嵌入式模块化设计方法进行电网操作指令自动识别系统的模块化开发设计,利用C/C++编写电网操作指令程序,实现电网操作的自动控制和指令混合加载。测试结果表明,该系统能有效实现电网操作指令的自动识别,在DSP硬件运行程序上指令调度性能较好,提高了电网操作的稳定性。     

基于循环体访问过滤的低功耗分支目标缓冲器

分支目标缓存(BTB)是高端嵌入式CPU的主要耗能部件之一。针对BTB访问中引入的冗余功耗问题,提出了一种循环体访问过滤机制消除循环体指令流中顺序指令对BTB的无效访问。进一步提出了一种分支跟踪方法补偿循环过滤机制对循环体中非循环类分支指令的错误过滤造成的性能损失,节省了循环体指令流中顺序指令访问BTB的大量冗余功耗。基于Powerstone基准程序的仿真实验表明,在128表项BTB配置下,二级循环过滤器和4表项分支踪迹表可以减少约71.9%的BTB功耗,而平均每条指令周期数(CPI)退化仅为0.66%。     

针对SM4算法的功耗模板-碰撞分析

分析发现在非平衡Feistel结构的SM4算法中,前后轮次的中间数据具有相关性。因此,通过内部碰撞原理并结合模板匹配的方法后,可用于恢复SM4算法轮子密钥,并给出了一种针对SM4算法的功耗模板-碰撞分析的侧信道方法。分析时选择特殊的明文采集功耗曲线,将算法加密过程中非平衡Feistel结构的右半部分的中间变量值(如S盒输出值)作为分析目标,利用每一轮各中间变量值碰撞来恢复轮子密钥。实验验证证明,在未加掩码情况下,大约采用2?500条功耗曲线（模板曲线除外）,可有效实施分析。相比于传统碰撞分析方法,该方法降低了计算复杂度,将碰撞分析方法扩展到非平衡Feistel算法结构,提高并增强了碰撞分析方法的适用性与实用性。     

VLIW处理器循环指令缓冲器设计与实现

数字信号处理软件中循环程序在执行时间上占有很大比例,用指令缓冲器暂存循环代码可以减少程序存储器的访问次数,提高处理器性能。在VLIW处理器指令流水线中增加一个支持循环指令的缓冲器,该缓冲器能够缓存循环程序指令,并以软件流水的形式向功能部件派发循环程序指令。这样循环程序代码只需访存一次而执行多次,大大减少了访存次数。在循环指令运行期间,缓冲器发出信号使程序存储器进入睡眠状态可以降低处理器功耗。典型的应用程序测试表明,使用了循环缓冲后,取指流水线空闲率可达90%以上,处理器整体性能提高10%左右,而循环缓冲的硬件面积开销大约占取指流水线的9%。     

基于指令聚类与指令调度的嵌入式软件功耗优化研究

选用指令级能耗评估模型，提出和验证了一种基于指令聚类与指令调度的功耗优化方案．该方案采用深度优先算法搜索局部最优解，挑选出能耗较小的一种指令序列．又兼顾测试工作量与精确度，将能耗相似的指令归入同类，有效降低了获取相邻指令切换能耗参数的工作量过大这一问题．通过分析基于SimpleSealar／Wattch模拟器的实验结果，指出仅用指令调度技术进行指令级功耗优化，其效果有限，为了提高优化效率，必须进行更高级别的功耗评估与优化．