高频数字抽取滤波器的设计

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用多相分解技术,使大部分结构工作在较低时钟频率下,极大地降低了CIC的功耗,第二级采用传统结构。CIC补偿滤波器使信号通带平坦,半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能,搭建了四阶前馈—反馈结构ΣΔ调制器,作为数字抽取滤波器的输入,最终在输入信号频率为0.5 MHz时,数字抽取滤波器输出的信噪比为97.40 dB。     

无线通信系统数字变频算法设计与实现

数字下变频是射频拉远单元（RRU）中重要组成部分。该文研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器、级联补偿滤波器、级联根升余弦滤波器的多级抽样频率算法。参考移动通信系统参数提出了一种基于Xilinx Spartan6系列FPGA XC6SL9-2CSG256数字下变频实现方案,实现了高速、高性能的数字下变频。完成了系统的软、硬件实现,并通过综合仿真与测试验证了系统的正确性。     

一种用于音频信号的Sigma-Delta A/D转换器设计

基于SMIC 180 nm混合信号CMOS工艺,实现了一种应用于音频信号的16 bit四阶级联Sigma-Delta ADC.其过采样率为64,信号带宽为20 kHz.数字滤波器采用CIC抽取滤波器、CIC补偿滤波器及半带滤波器级联实现,其通带纹波小于0.01 dB,阻带衰减达到-100 dB.在1.8V电源电压下,该ADC整体功耗约为2.34 mW.信噪失真比可达95.9 dB.     

一种面向Sigma Delta ADC的数字降采样滤波器的设计

近年来Sigma Delta模数转换器得益于其优异的性能,在各个领域都有广泛的应用。本文提出了一种面向Sigma Delta ADC的数字降采样滤波器,能满足多种工业、医疗测量场景应用。该应用场景下对数字滤波器提出了高精度、低功耗、线性相位的需求。本文设计的数字滤波器使用两级非递归定系数FIR滤波器对CIC滤波器进行补偿,形成平坦的通带与较窄的过渡带。同时,复用乘法器与加法器使得硬件资源消耗大大降低。所设计的数字抽取滤波器通带为0.92kHz,通带纹波为±0.02dB,阻带为1.5kHz。该设计基于TSMC 180nm CMOS工艺,工作在1.8V电源电压和128的过采样率。仿真结果显示,级联三阶一位量化的调制器后,能在1kHz带宽下实现95dB的SNDR,以及100dB的DR。     

∑-Δ微加速度计的抽取滤波器设计

设计一种数字抽取滤波器,用于∑-△微加速度计的研究。分析了抽取滤波器的实现结构;基于Matlab平台,利用Simulink的过滤器分析工具包（FDATool）,详细介绍了级联积分器梳状（CIC）滤波器和半带滤波器的设计过程,并给出它们相应的结构图;对滤波器的性能进行了仿真和分析。结果表明：抽取滤波器实现了256倍抽取,分辨率达到了20bit,该滤波器能正确再现输入加速度信号。     

适用于Sigma-Delta ADC的多抽取率数字滤波器设计

采用标准0.18 μm工艺,设计了一种能改变抽取率并且适应不同信号带宽的应用于Sigma-Delta模数转换器的数字抽取滤波器.该滤波器采用多级抽取,由级联积分梳状滤波器、补偿滤波器和半带滤波器组成.实现的数字滤波器抽取率可以在64、128、256、512中变化,并且补偿滤波器和半带滤波器的带宽可调整.滤波器版图尺寸0...     

FIR数字滤波器设计及其FPGA实现

以FPGA为硬件平台,利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真,生成VHDL工程文件,编制相应顶层文件,使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试,生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波,并将VHDL下载到硬件系统中进行硬件实现,有效地提取到5 kHz的正弦信号。实验结果表明,该设计很好地达到了FIR滤波器的性能,为数字滤波器的设计与实现提供了新的途径和方法。     

数字下变频的抽取滤波器级联技术研究

研究了CIC滤波器和半带滤波器的级联使用问题,并用Matlab对两种滤波器级联使用于软件无线电接收机中的抽取滤波进行了仿真,同时将加性高斯白噪声也置入仿真过程。仿真结果表明,抽取滤波级联可以较好地解决大比率抽取问题,具有抗混叠、抑制谐波、抑制噪声和降低采样率四大功能。     

蓄电池内阻测试仪前置可选频带通滤波器设计

针对多频点蓄电池内阻测试法双低频测试信号滤波问题,设计基于MAX267有源带通滤波器芯片的可选频4阶切比雪夫带通滤波器。通过改变基准输入时钟频率信号,实现带通滤波器通带中心频率的切换。详细介绍了这种前置变频带通滤波器级联方式、切比雪夫滤波器选型配置、可编程引脚F_n、Q_n的配置方法、外围级联电路计算以及可变基准时钟信号的产生方法。外围电路十分精简,各中心频率通带幅频性能良好,满足工程需求。     

基于并行滤波器的回波抵消技术方案

为了提高数字直放站回波抵消的收敛速度,首先研究了基于自适应滤波器的回波抵消技术,然后对其中的自适应滤波器的递推算法进行改进,形成了两个自适应滤波器并行计算、联合递推更新权值的技术方案。由于调节两个自适应滤波器权值的误差信号产生方式不同,方案可分为两种：方案一将回波抵消后的信号同时作为调节两个滤波器权值的误差信号(同时);方案二将天线接收信号与第一个滤波器输出信号的差值作为调节第一个滤波器权值的误差信号,而将该误差信号与第二个滤波器输出信号的差值作为调节第二个滤波器权值的误差信号(分别)。仿真结果表明,改进技术方案使回波抵消收敛速度提高11.11%~17.78%,从而有效改善了数字直放站回波抵消收敛速度慢的状况。     

基于FPGA的CIC抽取滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂。针对软件无线电中的多速率信号处理技术,提出了一种采用DSP Builder实现级联积分梳状（CIC）抽取滤波器的FPGA实现方案。软件仿真和硬件测试验证了设计的正确性和可行性。     

基于正交混频的数字下变频技术研究

数字下变频(DDC)是软件无线电的关键技术之一,可以将宽带大数据流信号变成窄带低数据流信号,以便后端DSP实时处理;讨论了基于正交混频的数字下变频实现技术.并将它与直接抽取的数字下变频进行对比,显示出其优势,详细给出了数字振荡控制器(NCO)、信号频谱搬移、抽取前的抗混叠滤波器及整数倍抽取的设计方法;通过对一中频信号进行基于正交混频的数字下变频的仿真试验,结果正确解调出了原始信号;表明这种技术简单可行,有较高的实用价值.     

Fractional Fourier domain analysis of decimation and interpolation

The sampling rate conversion is always used in order to decrease computational amount and storage load in a system. The fractional Fourier transform (FRFT) is a powerful tool for the analysis of nonstationary signals, especially, chirp-like signal. Thus, it has become an active area in the signal processing community, with many applications of radar, communication, electronic warfare, and information security. Therefore, it is necessary for us to generalize the theorem for Fourier domain analysis of decimation and interpolation. Firstly, this paper defines the digital fre- quency in the fractional Fourier domain (FRFD) through the sampling theorems with FRFT. Secondly, FRFD analysis of decimation and interpolation is proposed in this paper with digital frequency in FRFD followed by the studies of interpolation filter and decimation filter in FRFD. Using these results, FRFD analysis of the sam- pling rate conversion by a rational factor is illustrated. The noble identities of decimation and interpolation in FRFD are then deduced using previous results and the fractional convolution theorem. The proposed theorems in this study are the bases for the generalizations of the multirate signal processing in FRFD, which can advance the filter banks theorems in FRFD. Finally, the theorems introduced in this paper are validated by simulations.     

Nanoscale triple-gate FinFET design considerations based on an analytical model of short-channel effects

In this paper,a three-dimensional(3-D)analytical model for short-channel effects(SCEs)in a nanoscale triple-gate(TG)FinFET is derived based on solving a boundary value problem using the 3-D Poisson’s equation.This model is validated using 3-D numerical simulations(TCAD Sentaurus).Results show that SCEs in a TG FinFET can be controlled by reducing either the fin thickness(D)or height(H).On the other hand,when fixing the drive capability of turn-on current,i.e.fixing the total width of the conductive channel,and changing the ratio of D and H,there exists a case where SCEs are worst,and SCEs can be reduced by either increasing or decreasing the ratio from the worst case.This SCEs model can be used to predict the minimum channel length(Lmin)of a device when D,H,and tox are fixed,while keeping SCEs at a tolerable level.Based on the analytical model,the insights into the physics of SCEs in nanoscale TG FinFET are discussed,and design considerations are investigated.     

基于Simulink的数字下变频系统的设计与仿真

针对数字下变频中低通抽取滤波器通带失真大、资源消耗严重等问题,采用锐化技术和二阶多项式插值补偿滤波器设计了基于Simulink的数字下变频系统,并利用Simulink构建系统模型。仿真结果表明,该系统不仅可以达到降低信号频率和速率的目的,同时可以有效改善抽取滤波器的通带与阻带特性,并减少了系统工作量。     

Implementation of delta—sigma analog‐to‐digital converter in LTPS process

Abstract— An on‐panel delta—sigma analog‐to‐digital converter (ADC) has been implemented and verified for 3‐μm low‐temperature polysilicon (LTPS) technology with two basic blocks: a delta—sigma modulator and a decimation filter. From the experimental results, the digital output from the delta—sigma modulator is correctly matched with the analog input voltage ratio such that the digital output can be converted into 8‐bit digital code successfully under a supply voltage of 10 V from the decimation filter. The implemented on‐panel delta—sigma ADC can be used for the application of temperature‐to‐digital converter on glass substrate.     

一种改进型整数倍多相滤波器在FPGA中的应用

在现代通信系统中,到处都有数字信号处理（DSP）的应用。DSP设计人员的主要工具之一是有限脉冲响应（FIR）滤波器。为提高系统性能要求,所需要的FIR滤波器系数越多（有大量的抽头）,当然滤波器的响应也越好。由于大量的抽头增加了对逻辑资源的需求、增加了计算的复杂性,增加了功耗。在多速率信号处理系统中,特别是高倍数的抽取和...     

多速率软件无线电数字中频系统的研究与实现

当前,移动通信技术的迅猛发展,促使传统的基于专用硬件的通信设备所固有的功能单一、不易升级改造的缺点突显出来,导致多种通信协议在兼容和版本升级方面的问题日益严重。而软件无线电技术由于自身的灵活性和开放性,可以很好地解决这些问题。在此基础上,对多速率数字中频系统中的关键技术进行了研究和实现。系统设计为全双工模式,支持多速率收发处理,可根据实际应用的需要进行配置,从而实现多种数据速率的转换。系统主要包括混频器模块、采样率变换(插值和抽取)模块、低通滤波器模块。功能上实现了32、96、480倍的降/升采样处理和240kHz的信号下变频处理,且阻带衰减可以达到60dB,有效地对杂散信号进行了抑制。在灵活配置的系统前提下,对模块进行了优化和复用,不仅节省了硬件开销,而且提高了系统性能。     

自适应数字滤波技术在光纤陀螺SINS中的应用

光纤陀螺捷联惯导系统(SINS)对外界环境极为敏感,系统的输出信号中含有复杂的高频随机噪声,此噪声将导致系统的长时间导航精度较差。要进一步提升导航系统的精度,必须使用更为有效的滤波技术对器件的输出噪声做处理。传统的数字滤波器采用先验固定截止频率,它往往与实际截止频率存在偏差。为了更加有效地消除器件的高频噪声,提出一种基于稳态隐马尔科夫模型卡尔曼滤波器(HMM/KF)的自适应数字滤波设计方法,并用此方法设计的自适应数字滤波器处理光纤陀螺的原始输出信号,从而高效滤除陀螺仪输出信号中的高频随机噪声。