一款基于45 nm SOI CMOS工艺的高功率二倍频器

基于45 nm SOI CMOS工艺,设计了一款输出频率为10.04 GHz～19.26 GHz的高功率二倍频器。该二倍频采用push-push结构,能够滤除奇次谐波,留下偶次谐波。为了提高倍频管二次谐波的功率,将MOS管偏置在C类。在二倍频器的输入端,采用二次谐波短路回路来提高倍频转换增益;同时,为了实现巴伦中心交流接地及平衡信号,在巴伦中心抽头处加入了一个电容。后仿真结果表明：在输入功率为0 dBm下,3 dB绝对带宽范围为10.04 GHz～19.26 GHz,相对带宽为62.9%。在带宽内基波抑制达到了27 dBc以上。最大转换增益为4.9 dBm。直流功耗峰值为26 mW。其最大功率附加效率为15.4%。芯片核心面积仅为0.264 mm²。     

Ka波段微带四倍频器研制

毫米波倍频器目前在毫米波频率合成器中已得到广泛应用,它可以获得具有宽带特性的毫米波频综及多点的频率输出。该文介绍一种利用单片设计的Ka波段微带四倍频器研制,主要采用微带电路结构、微带-鳍线-波导过渡形式进行设计,7.8～8.2GHz微波信号由SMA头输入,毫米波信号由标准波导输出。毫米波四倍频器输出功率大于10dBm,功率波动小于1.5dB。实验测试结果验证了该毫米波四倍频器具有输出性能稳定、功耗低等特点。     

一种低功耗CMOS并行双频低噪声放大器

基于SMIC 0.18μm 1P6M CMOS工艺,设计实现了一种低功耗单端输入转差分输出的并行双频低噪声放大器。采用带有源级电感负反馈的共源共栅结构,在功耗限制下在双频段对输入阻抗和噪声性能同时进行优化,实现并行接收,并具有单端输入转差分输出的功能。该低噪声放大器核心电路尺寸为450μm×350μm。仿真表明,低噪声放大器(LNA)在1.227GHz和1.575GHz工作频率处的输入回波损耗分别为-11.61dB和-12dB,功率增益分别为14.67dB和12.68dB,噪声系数分别为2.3dB和2.53dB,输入l dB压缩点分别为-18.5dBm和-14.5dBm。在1.8V电源电压下,功耗仅为8.4mW,可用于航空航天领域的电子系统中。     

Q波段宽带四倍频放大组件研究

Q波段(33~50 GHz)比Ka波段(26.5~40 GHz)频率更高,对这一波段国内研究较少。该文设计了一种Q波段宽带四倍频放大组件,该组件包含两级二倍频器、两级之间的带通滤波器和一级毫米波功率放大器,最后通过微带到波导过渡输出。设计宽带带通滤波器的目的是为了抑制基波和三次谐波。测试结果表明,在33~50 GHz的输出频率范围内,输出功率大于10.5 dB,谐波抑制大于31.6 dBc。该倍频放大组件具有输出频带宽、体积小、输出功率高以及谐波抑制度高的特点。     

X波段GaN高效率连续B类功率放大器芯片设计

为有效地提升功率放大器的工作带宽和效率,基于0.25μm GaN HEMT工艺,利用末级管芯输入、输出二次谐波调谐技术,设计了一款X波段GaN高效率连续B类功率放大器微波单片集成电路.末级管芯输出二次谐波调谐技术将晶体管的输出电容并入LC并联调谐电路中,简化了电路结构,并且优化并联LC调谐电路,将宽工作频带内各频点二次谐波负载阻抗与基波负载阻抗实现逐点对应,有效匹配支持宽高效率带宽的连续B类工作模式,并进一步结合二次谐波源阻抗牵引技术,采用输入二次谐波调谐技术,在末级晶体管输入端插入串联LC调谐电路.通过优化串联LC调谐电路,将工作频带内的二次谐波源阻抗点均移入各频点的高效率区域,实现功率放大器宽工作频带内输出效率的整体提升.实测结果表明,该功率放大器芯片在8.0～10.5 GHz工作频带内,饱和输出功率增益为40.8～42.2 dBm,饱和输出效率可达51%～59%,功率增益为19.8～21.2 dB,小信号增益为23.6～25.6 dB,输入回波损耗小于-10 dB.芯片尺寸面积为3.2 mm×2.4 mm.本研究提出的电路结构为提高功率放大器芯片的输出效率和带宽提供了一种可行的思路.     

2.5~2.7 GHz高效率低谐波失真的功率放大器

基于InGaP/GaAs HBT工艺设计了一款工作频段为2.5～2.7 GHz的高效率低谐波失真的功率放大器.该功放通过在输出匹配网络中引入多个LC谐振网络组合有效抑制了在负载处的高次谐波能量,进而提高了效率.仿真结果表明,该功率放大器在4.5 V的供电电压下,可以在2.5～2.7 GHz工作频率范围内实现37.6 dB的高增益输出,饱和输出功率可达32 dBm以及对应大于36%的功率附加效率(PAE),二次和三次谐波都小于-60 dBc.     

2—8.4GHz宽带倍频器的研制

在2-8.4GHz宽带倍频器的研制中,作者利用YIG输出滤波器的宽带特性,通过改变其激励电流(或电压),使通带特性随输出频率而变化。该滤波器除选取二次倍频信号外,还对输入信号进行选取,使输出信号频率范围更宽。实验结果表明,虽然输入信号的功率损失约达6dB,但相对减少了整个频段输出功率的起伏。     

晶体管倍频器中基波及低次谐波的抑制

晶体管倍频器是无线电技术中为获得高稳定性、宽频偏、高频率的电路.倍频过程中幅值较大的基波及低次谐波会严重地干扰输出波形.本文就如何有效地抑制基波及低次谐波分量,所采用的提高选择性、使用空闲电路、采用奇(偶)次倍频器、增大激励信号中谐波分量、输入输出回路匹配等方法,进行了分析.     

一种Ka波段微带倍频器的设计

运用高精度色散模型设计出一种17～34 GHz的Ka波段微带二倍频器,测试结果表明这种微带结构的毫米波倍频器具有实用、简单、低成本的明显优点,十分适合工程应用,其技术指标当输入功率为50mW时,输出功率可达2.9mW,效率为5.8%,3 dB宽带大于1GHz.     

直接数字频率合成器差分输出匹配分析和设计

针对直接数字频率合成器(DDS)输出谐波功率较大的问题,分析了DDS输出差分驱动阻抗变换器的原理,对DDS输出信号进行了建模,讨论了差分信号的幅度和相位不平衡对DDS输出信号杂散抑制的影响,其主要影响是恶化了对偶次谐波的抑制.为了改善对偶次谐波的抑制,提出了一种补偿DDS差分信号幅度和相位不平衡的方法,其原理是运用不平衡的差分信号负载,来补偿DDS、电路板和阻抗变换器的幅度和相位不平衡,经实验和仿真表明该方法可有效地降低偶次谐波的幅度.     

毫米波二倍频器的研究与设计

利用砷化镓场效应管器件的非线性特性设计了一个单端毫米波段二倍频器,输入频率为27次谐波抑制大于25 dB。芯片总面积（含pad）为1．068 mm ＆#215;0．495 mm。     

用ADS进行功率放大器仿真设计

主要介绍了工作频率为2.4GHz的A类功放的设计方法和仿真过程,采用负载迁移法使用ADS仿真软件,获得射频功率放大器电路的输入输出最佳匹配阻抗,并对设计电路进行了稳定性分析、线性度分析、电源效率分析及对整个电路进行了优化。仿真设计出一个工作频率2.4GHz、增益9.5dB,1dB压缩点功率34dBm、2次谐波小于-50.8dBc的射频功率放大器。     

Design of the CMOS low power sub-sampler with integrated filtering for the internet of things

To solve cost and power consumption problems of wireless communication of the internet of things (IoT), a CMOS low power sub-sampler with filtering is proposed. Based on the subsampling theory, the sub-sampler adopts the clock signal with the high sampling ratio to achieve the passive subsampling mixer. It incorporates the sampling switches and capacitors directly into the parallel resonant output load of the balun low noise amplifier (balun-LNA) to form the bandpass filter, which reduces noise folding to improve the noise figure. And with the integrated balun-LNA instead of the off-chip balun it generates the differential signal, which achieves high integration and low power consumption of the system. For the application of IoT wireless communication, the sub-sampler is implemented and simulated based in the UMC 65nm CMOS process. The results show that it can achieve the subsampling frequency down-conversion at the sensitivity of -90dBm by using the clock sampling frequency of 41MHz operating at the central frequency of 780MHz, which acquires a high sampling ratio and better out-band rejection, and its current consumption is 1.6mA at the 1.2V voltage supply. In addition, the proposed sub-sampler chooses the proper sampling frequency to achieve the frequency conversion flexibly, based on different RF signal frequencies.     

基于GaAs电感模型的微波功率放大器

基于0.15μm砷化镓(GaAs)工艺建立一种电感模型,并用高频结构模拟器(High Frequency Structure Simulator,HFSS)仿真验证,并在此基础上设计一种微波功率放大器,并用高级系统设计软件(Advanced Design System,ADS)进行仿真。仿真结果显示在8¹2GHz频率范围内,饱和输出功率大于21.9dBm,1dB压缩点输出功率大于20dBm,功率增益大于26dB,功率附加效率大于34%,稳定系数大于1。     

0.18 μm CMOS高效高增益功率放大器设计

在自偏置A类共源共栅射频功率放大电路拓扑基础上,基于SMIC 0.18 μm CMOS工艺设计了两级自偏置A类射频功率放大器电路.该射频功率放大器电路采用两级共源共栅结构,在共栅MOS管上采用自偏置.采用Cadence公司的SpectreRF工具对电路进行仿真与优化.设计与优化结果表明,在2.4GHz频率下,输出功率为20.3dBm,功率附加效率为49％,功率增益达到32dB.     

185GHz固态二倍频器研究

在毫米波及亚毫米波范围,通常采用半导体器件倍频方法获得固态源。该文首先建立了电路拓扑结构,采用CAD技术进行偶次倍频器的电路模型设计和仿真分析,主要工作包括利用非线性分析方法对二极管的阻抗—频率特性进行分析;最佳偏置点的仿真;输出阻抗匹配及输入阻抗匹配仿真;最后,通过ADS和HFSS等软件的联合仿真,设计出185GHz平衡式无源二倍频器。对该倍频器进行了加工测试,结果表明,在180GHz～190GHz,倍频损耗最小为16.8dB,最大为22dB。     

平面链式功率合成放大器

采用多端口平行微带线输出的功率合成放大器中,信号通道之间的距离可调范围较小,没有充足的空间放置单元放大器芯片及其偏置电路。本文针对这个问题,提出了一种微带平面链式功率分配/合成器结构。在该结构中,单元放大器的位置能够移到电路的侧边,各信号通道之间的距离可以根据需要进行选择。设计制作了一个包含4条支路的平面链式功率分配/合成电路;测试数据表明,其反射损耗在2.0～4.5GHz的频带上小于-13dB,插入损耗小于0.8dB。设计制作了一个包含4个单元放大器的平面链式功率合成放大器,在2.0～4.5GHz频带上,其小信号增益为13～19dB,与对应单元放大器的小信号增益吻合得较好。在3.2GHz时的饱和输出功率为26.4dBm,合成效率为85%。