应用扩展前缀编码的测试数据压缩方案

提出一种扩展前缀编码的测试数据压缩方案,采用变长到变长的编码方式对任意长度的0游程和1游程编码,代码字由前缀和尾部组成,用扩展的前缀表明编码的游程类型;不引入额外的标记位,并能有效地压缩芯片测试数据量.理论分析和实验结果表明:扩展前缀编码能取得比FDR编码更高的压缩率,能够更好地适应于多样的编码对象.解压时使用一种特殊的计数器简化控制电路,解码电路硬件开销小且较易实现.     

改进型FDR码对SoC测试数据的压缩及解压缩*

针对SoC测试中的关键问题--测试数据的压缩,提出了一种改进型的FDR码编码方法,称为IFDR码.它将测试序列看做连续的0串和1串,从而用同一种编码方法同时对0游程和1游程进行编码,突破了FDR码仅能对0游程进行编码的限制.通过分析可知IFDR码的解压电路的结构较简单,所需要的额外硬件开销很小;对ISCAS 89标准电路的实验结果表明,与FDR码以及同类型的其他编码方法相比,该编码方法能获得更高的压缩率,从而可以更好地节省测试数据的存储空间和测试应用时间.     

部分向量奇偶位切分的LFSR重新播种方法

提出一种基于部分测试向量奇偶位切分的LFSR重新播种测试方法.针对确定测试集中各个测试向量包含确定位的位数有较大差异以及测试向量所含的确定位大多连续成块的特点,通过奇偶切分部分确定位较多的向量,使得编码压缩的LFSR度数得到有效降低,从而提高了测试数据压缩率.其解压缩电路仍然采用单个LFSR进行解码与切分向量的合并.与目前国际同类编码压缩方法相比,具有测试数据压缩率高、解压硬件开销低、测试数据传输协议简单等特点.     

应用对称编码的测试数据压缩解压方法

随着超大规模集成电路制造技术的快速发展,单个芯片上已能够集成的晶体管数目越来越多.由于各种知识产权芯核集成到一个芯片上,这样给集成电路测试带来了巨大的挑战,测试数据压缩技术能够有效降低对昂贵的ATE性能要求.提出一种对称编码方法,能有效地提高测试数据压缩率,降低测试成本.传统的编码技术采用对0游程或1游程进行编码,但由...     

基于响应分块相容的测试数据编码压缩方案

提出一种测试数据压缩方案,利用测试向量与扫描链中响应数据的分块相容来增加被编码测试向量中的无关位,降低了线性反馈移位寄存器（LFSR）编码种子的度数,且不必增加额外的测试向量,最终达到压缩测试数据的目的．该方案的硬件解压结构仅需一个LFSR和简单的控制电路．实验结果表明,与其他压缩方法,如基于部分向量切分的LFSR重新播种方法、混合码方案和FDR码方案等相比,该方案在压缩效率和硬件开销上都有明显优势．     

数据块前向相容标记码的测试数据压缩方法

提出一种类似于字典索引的编码压缩方法,将与参考数据块相容的测试数据块用"1"标记来压缩测试数据,解压体系结构只需要一个有限状态机和一个与数据块等长的循环扫描移位寄存器.与在Golomb码和FDR码中所需要的与测试向量等长的循环扫描移位寄存器相比,该方法的硬件开销较小.实验结果表明,该方法可以有效地压缩测试数据,且效果优于Golomb码和FDR码.     

一种双游程交替编码的测试数据压缩方法

SoC测试面临的挑战之一是测试数据量过大,而测试数据压缩是应对这一挑战行之有效的方法。因此,提出了一种新的双游程交替的测试数据压缩方法,该方法对测试集中0游程和1游程交替编码,并且后一游程类型可以根据前一游程类型转变得到。这样在代码字中不需要表示游程类型,减少了游程所需代码字的长度。实验结果表明,该方法能够取得比同类方法更高的压缩率,而且解压结构简单,因此能够达到降低测试成本的目标。     

混合定变长码的测试数据压缩方案

文章提出了一种混合定变长码的测试数据压缩方案,该方案可以有效压缩芯片测试数据量.此压缩方案将代码字拆分为固定长度的首部和可变长度的尾部两部分.首部固定使解压过程简单,硬件开销小,尾部可变使编码灵活.同时采用了将尾部最高位隐藏的方法来进一步提高压缩率,还使用了特殊的计数器来进一步简单化解压电路.对ISCAS 89部分标准电路的实验结果显示,文中提出的方案在压缩效率和解压结构方面都明显优于同类压缩方法,如Golomb码、FDR码、VIHC码、v9C码等.     

基于部分测试向量切分的LFSR重新播种方法

提出一种测试码压缩方法,首先切分测试集中含确定位较多的难以编码的测试向量,然后与未被切分的测试向量共同组成新的测试集,并将新测试集编码成线性反馈移位寄存器(LFSR)种子,从而实现测试数据压缩.该方法提高了LFSR的编码效率,取得了稍优于混合码的压缩率.与混合码复杂的解压结构相比,在硬件开销上具有明显的优势,仅需一个LFSR和简单的控制电路,且通信协议简单.     

测试数据压缩和测试功耗协同优化技术

提出一种新的压缩编码——Variable-Tail对测试数据进行压缩,建立了两个优化模型,并提出了一种测试向量排序和不确定位定值算法,利用该算法不仅能提高测试压缩率,而且能降低测试时待测电路上损耗的功耗,理论分析和ISCAS85,ISCAS89电路的实验结果验证了文中编码和算法的有效性。     

一种基于混合相容性的测试数据压缩方法

通过实验统计发现,测试向量中与参考数据块相容的数据块数量越多,其在测试数据中出现的频率就会越 小,反之,则出现的概率会越大。根据此规律,本文提出了一种利用FDR 码变体来对测试数据进行压缩处理的算法。通过对 ISCAS 基准电路进行仿真实验,证明该算法比其它编码方式更能提高压缩率。     

Test data compression scheme based on variable-to-fixed-plus-variable-length coding

A test data compression scheme based on Variable-to-Fixed-Plus-Variable-Length (VTFPVL) coding is presented, by using which the test data can be compressed efficiently. In this scheme, code words are divided into fixed-length head section and variable-length tail section. In order to attain further compression, the highest bit of the tail is omitted from the code words, because all of the highest bits in the tail section of the code words are the same as 1. A special shift counter is also used, which further eases the control circuit. Experimental results of the MinTest fault sets which are part of ISCAS-89 benchmark circuits show that the proposed scheme is obviously better than traditional coding methods in the compression ratio and the implementation of decompression, such as Golomb, FDR, VIHC, v9C coding.     

基于连续及非连续块编码的测试数据压缩方法

提出了一种新的基于连续及非连续长度块编码的测试数据压缩方法,该方案从提高码字利用率的目的出发,利用定长的二进制码字表示连续长度块的长度信息,同时,将连续位长度不足的序列按一定的策略划为非连续块,并且不对其进行编码,故有效地避免了用长码字替换短游程序列的情况。该方案的编码规则减少了使用前、后缀形式编码的复杂性,所以其编码及解码过程简单,同时具有简单的通讯协议。对ISCAS-89标准电路Mintest集的压缩结果表明,提出的方案较FDR码和Golomb码都具有更好的压缩效率。     

数据块相容性统计的测试数据压缩方案

通过对测试集的研究发现,与参考数据块相容的数据块数目随着值的增加,其出现的频率急剧下降。基于这个特征,提出了一种利用FDR码变体来编码相容数据块数目的测试数据压缩方案。通过分析可知方案的解压电路结构简单,所需的硬件开销很小,对ISCAS’89基准电路的实验结果表明,该编码方法能有效地压缩测试数据。     

一种新压缩顶点链码

链码是一种以较少的数据存储表示线条、曲线和区域边界的编码技术。为进一步提高链码的压缩效率,提出了一种新的压缩顶点链码：改进的正交3方向顶点链码（IO3DVCC）。IO3DVCC将顶点链码（VCC）的统计特征与正交3方向链码（3OT）的方向特征相结合,共设5个码值。码值1将VCC中的1、3组合和3、1组合归并表示,码值2与VCC的对应码值表达相同,码值3与3OT中的码值2表达相同,码值4和码值5分别对应2个连续的新链码码值1和8个连续的VCC码值2。新链码基于Huffman编码,为不定长编码。针对100幅图像的轮廓边界,统计并计算了IO3DVCC与改进的相对8方向Freeman链码（ERD8FCC）、基于算数编码的变长相对四方向Freeman链码（AVRF4）、基于算数编码的正交3方向链码（Arith_3OT）、压缩VCC （CVCC）和改进的CVCC （ICVCC）6种链码各码值出现的概率、平均码值表达能力、平均码长和链码效率。实验结果表明,IO3DVCC效率最高。针对随机选择的20幅轮廓边界图像,统计并计算了IO3DVCC、Arith_3OT和ICVCC3种链码表达的总码数、二进制总位数,以及相对于8方向Freeman链码的压缩比率。实验结果表明,IO3DVCC的压缩效果最好。     

无理数字典码的测试数据压缩方案

提出了一种无理数字典码的测试数据压缩方案,能有效地压缩芯片测试数据。方案利用无理数序列建立字典,编码时只需进行相容性检查,无需填充无关位,简化了操作步骤;同时,选择局部压缩率最大的一组数据作为最终编码结果,保证压缩效果可以达到局部最优。对ISCAS 89标准电路Mintest集的实验结果显示,该方案的压缩效果优于传统压缩方法,如Golomb码、FDR码、混合定变长码等。     

MR码编码与译码算法研究及仿真实验

传真图像的信息量非常大,对其进行数据压缩,不仅可以节省存储空间,而且可以有效地降低传输时间。针对MR码,设计了一种编码和译码算法,并利用MATLAB软件进行实现;采用该算法对传真图像进行数据压缩,并比较MH编码和MR编码的压缩比,仿真实验表明,该算法可以满足传真图像对压缩比和压缩速度的要求,并证明了该算法的可行性。