基于FPGA和线阵CCD的麦粒检测系统研究

为满足粮食安全性和麦粒等级划分的需求,本文提出了一种基于FPGA和线阵CCD的麦粒快速检测系统的设计方案。选用线阵CCD作为图像传感器采集麦粒图像信号,FPGA产生与控制整个系统时序,通过A/D对采集信号进行处理,并通过串口传输到上位机。结果表明,该设计能够实现对麦粒图像信息的采集、存储、处理及显示。本系统在麦粒图像数据的高速实时采集和处理上具有采集信号质量好、可靠性高、传输速率高等优点,并且具备良好的稳定性与抗噪性,在粮食监测中具有广泛的应用价值。     

基于FPGA的X射线脉冲信号数据采集系统设计

为研究脉冲星X射线辐射脉冲信号的特点,需要记录X射线脉冲信号的上升沿时刻与脉冲信号峰值.设计了基于FPGA的X射线脉冲信号数据采集系统.重点介绍了数据采集系统的组成、功能及硬件设计.其中,系统采用11片多通道高速串行ADC用于X射线脉冲信号的采集,利用数字电位计及高压电源模块实现探测器偏置电压的精细调节,利用数据存储校正电路等完成采集数据的校正处理,并可通过图像传输电路完成图像数据的传输与显示以及系统功能的调试.与上位机通信,完成指令的收发控制,调整采集系统的工作状态.     

基于FPGA的高速数据采集、缓存与处理系统

介绍了一种基于FPGA的高速实时数据采集、缓存与处理系统,该系统采用12 bit A/D(AD9224),使用20MSPS采样率进行数据采集,数据采集频率为1M,将采集到的数据送人FPGA进行缓存,并做1024点的FFT变换.该系统实现了对1M正弦信号的采样、缓存及FFT变换,通过Signaltap Ⅱ Logic Analyzer和MATLAB验证了系统结果的正确性.该系统的设计具有很好的实时性、比较高的精度等优点,可以满足高速信号的采集和处理的需要,为从事高速信号采集和处理的相关人员提供了良好的方法和手段.     

基于PCI总线的CCD数字相机采集系统设计

针对高速图像信号采集系统中数据传输量大的特点,提出了一种基于PCI总线的CCD数字相机采集系统的设计方法,给出了系统整体设计方案。采集系统以Camera Link和PCI总线为接口,结合FIFO、PCI9054和FPGA来实现计算机对CCD相机的设置和图像数据的采集。Camera link接口实现低压差分信号至TTL信号的转化和相机与图像采集卡之间的串行通信,PCI9054实现本地端与PCI端的桥接使用户接口设计简单,FIFO实现对高速采集后的海量数据进行缓存,FPGA实现整个系统的时序控制。这很好的解决了计算机与数字相机进行高速、大数据量传输的难题。     

基于USB2.0和光纤的变电站红外图像采集系统

针对变电站内电磁环境复杂、红外图像传输速度要求高的特殊情况,提出了一种基于USB2.0和光纤的红外图像采集系统的设计与实现过程。系统以FPGA作为核心处理器,控制光收发一体模块收发红外图像信息,并通过USB2.0接口传送至计算机进行处理,从而为实现变电站红外图像监控提供原始红外信息。该系统具有速度快、灵活、配置简便、不受电磁干扰影响等特点。     

基于DSP和FPGA的数据采集系统设计

结合高速DSP和FPGA的特点,设计了一套数据采集系统,应用FPGA的内部逻辑实现时序控制,以DSP作为采集系统的核心,对采集到的数据进行滤波等处理,并将处理后的结果通过USB口传输到计算机.该系统具有电路结构简单、功耗低、数据传输方便等优点,可用于电压、电流、温度等参量的采集系统中.     

近景线阵CCD数据采集系统的设计与实现

针对Kodak的RGB三色线阵CCD-KLI14403设计一款基于CPLD的高分辨率线阵CCD实时数据采集系统.系统利用Verilog HDL进行程序设计实现CPLD对各个功能模块和逻辑单元的时序控制,设计采用线阵CCD作为系统图像传感器,以图像专用A/D处理芯片对CCD的输出信号进行噪声处理和模数转换,最后通过USB2.0接口实现上位机与下位机之间控制指令和采集数据的实时传输.这种设计方法不仅降低了对系统各模块之间的协调控制难度,而且具有驱动时序精确、抗干扰性能良好、输出信号稳定等特点.实验结果表明,该设计系统可以有效地完成图像数据的采集和传输,达到了预期效果,且设计灵活,系统性能较好,具有一定的通用性和科研价值.     

可重构数据采集系统设计实现

讨论了可重构数据采集系统的概念和实现方案,采用基于FPGA的FMC标准化接口的子板、载板构成宽窄带信号、多通道多任务信号的采集和信号处理系统.子板完成采集功能,载板完成数字下变频、数据融合和高速光纤传输数据功能.给出设计分析及测试结果,该结果表明:窄带信号的信噪比满足系统大动态范围的要求,宽带信号满足大带宽及多带宽信号采样的要求.该系统相对于传统的固定模式采集系统有较高的性能,更灵活的配置,为现代雷达提供了一种高性能的数据采集的解决方案,具有广泛的应用前景.     

基于FPGA的动态目标识别与跟踪系统设计

为满足动态目标识别与跟踪系统对实时性、低功耗和小型化的要求，设计了一种以FPGA为核心的电路系统，辅以OV7670视频采集模块和VGA接口显示器，实现对视频图像进行采集、处理、矩形框标识，最终实现对动态的识别、跟踪和显示。其中，对图像的处理部分由FPGA完成，包括缓存、灰度处理、改进的位运算中值滤波、背景前景分离、帧间差分法与背景差分法融合进行运动目标检测与跟踪等，充分利用FPGA的高速并行处理的特点，结合片内RAM高速处理和片外SDRAM大容量特性，实现对视频数据的处理和存储。同时，系统具有抗干扰性较强、小巧、灵活、低功耗、通用性及可扩展性强等特点，既适合工业领域，又适合家居使用。     

基于USB总线的图像采集与处理系统

随着现代电子技术的发展,图像的采集与处理得到越来越广泛的应用,对其研究也越来越深入.本文介绍了一个快速易用的图像采集与处理系统的设计方案,该系统以高速的DSP为图像处理核心,运用CPLD控制图像的采集存储,通过高速方便的USB总线将图像传输给PC.整个系统实现了对图像的实时采集、处理与显示,具有较强的实用价值.     

基于FPGA的高速数据采集系统设计

现场可编程门阵列FPGA(field programmable gate array)器件具有资源丰富、接口灵活、并行计算等特点,其中并行特点使其能够应用于高速场合,和外部AD结合能实现高速数据采集功能,适合用于数字控制系统。本文基于FPGA和一款快速模/数(A/D)转换芯片AD7864提出一种高速数据采集电路设计方法,给出AD7864的时序并基于FPGA程序开发软件QuartusII说明其AD控制的状态机设计方法,通过对信号发生器产生信号实验采样证明其采样效果良好,能够满足高速数据采集要求。     

基于Camera Link接口的图像采集控制器的设计与实现

针对现有图像传输接口和图像采集控制器难以适应不断增加的图像传输速率的要求,介绍了一种以Camera Link为图像传输接口、以FPGA为处理核心、以NiosII软核为微处理器的图像采集控制器的设计与实现方法,描述了系统硬件组成以及信号处理流程,重点阐述了系统中图像数据的接收以及数据预处理模块的具体实现并给出了仿真结果,最后,讨论了NiosII处理器的实现以及程序的精简方式。测试结果表明,此控制器达到了预定的要求,具有设计灵活、可靠性高等优点。     

基于FPGA的像增强器信噪比测试仪控制系统设计

微光像增强器是夜视技术中的核心部件，信噪比是评价微光像增强器性能的重要参数之一。设计了一种基于FPGA的像增强器信噪比测试仪控制系统，包括信号采集模块、恒流驱动模块、主控模块、通信模块和电源模块等。系统以XC7K325T型FPGA为核心，完成ADC、DAC、串口通信等功能以及接口间逻辑设计，实现光电流数据采集、信号处理以及系统参数设置等功能，从而完成像增强器信噪比的测量。测试结果表明，像增强器信噪比测试仪各项功能执行正常，信噪比测量误差小于2%,验证了控制系统设计的正确性，为信噪比测试仪的可靠应用奠定基础。     

基于FPGA控制驱动振镜扫描与数据采集设计

本文旨在设计通过FPGA控制振镜作周期性偏转,实现激光线性扫描,系统数据采集部分则通过数据采集卡代替数字示波器来采集光声信号.基于VC开发的数据采集卡可以灵活控制对光声信号进行数据采集,系统时序由FPGA控制.实验证明了振镜偏转扫描可以实现和数据采集卡的可行性,该方案能有效改善实验室现有光声成像系统只能通过步进电机手动调节实现线性扫描,能按照自身需求来采集有用的光声信号,配合后期制作的声透镜为实现一体化光声成像系统提供依据.     

基于FPGA的图像采集系统的设计

研究一种基于FPGA和CMOS图像传感器的图像采集处理系统的实现方案。FPGA芯片的I/O口模拟SCCB串线总线写CMOS传感器中的寄存器,来设置CMOS图像传感器的工作方式,然后FPGA根据同步信号采集有效原始图像数据,在FPGA内还原出传统数字RGB格式图像数据,接着以帧为单位将图像数据转存到外部存储器SDRAM中,最后通过UART串口将图像数据转发到PC,进行实时处理或显示。所设计的采集系统能够正常工作,介绍的设计方案可靠有效。     

基于FPGA的GHz宽带中频数字采集系统的设计

针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。     

逻辑分析仪的设计与实现

设计了一款简易逻辑分析仪.采用数字信号采集以及数字示波器存储显示原理,以ARM芯片S3C44B0X与FPGA芯片EPC2Q208C6组成系统核心.该设计由数字信号发生器、数据采集、触发控制、数据存储、显示等模块构成.该设计具有多级采样时钟和32路采样通道,具有测试速率高、多输入通道、触发方式多等优点.采用VHDL编程,在QuartusⅡ下进行编译、综合、仿真,然后下载到FPGA器件上成功实现了逻辑分析的常规功能,验证了该设计的正确性.