基于FPGA+GPU的图像采集处理系统设计

随着嵌入式图像处理系统的快速发展,对于前端图像采集模块的需求越来越高。图像采集的速度、分辨率、可靠性以及集成度对后续设计的准确度由极大的影响。通过对数字图像采集系统进行研究,设计出了基于FPGA和GPU架构的图像采集处理系统,重点研究了图像采集处理系统的硬件设计过程和软件设计过程。在基于FPGA+GPU的图像采集处理系统中,让具有强大运算处理能力的GPU专注于数据存储、用户交互以及后续的图像处理。系统中,FPGA则负责图像的采集、外设控制、任务调度。GPU与FPGA之间通过高速PCIE总线进行通信,分别设计编写基于Linux系统的驱动程序和FPGA端PCIE程序。实验结果表明,所设计基于FPGA+GPU的图像采集处理系统可实现437.5Mbps的实时图像采集存储速度,传输过程实时稳定,数据传输完整。     

基于PCIE的SG DMA高速数据传输系统

结合高速数据加密卡这一具体应用,介绍了PCIExpress总线协议、基于PCIExpress的高速数据传输系统构成和以FPGA为核心的硬件电路,并对WindowsXP系统下借助WinDriver生成PCIE设备驱动程序、采用SGDMA方式实现数据传输予以阐述,程序在ArriaIIGX开发板上调试成功。该系统采用FPGA的PCIE硬核实现PCIExpress总线的接口逻辑,摒弃了专用总线接口芯片,大大提高了设计的灵活性和可扩展性;采用SGDMA方式又满足了数据传输量大时对速度的要求。     

基于PCIE总线主模式DMA高速数据传输系统设计

介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。     

基于PCIE的高速光纤图像实时采集系统设计

利用PCI Express(PCIE)总线及DMA数据传输技术,设计光纤图像实时采集系统.利用FPGA中的PCIE硬核实现了PCIE总线的DMA传输,同时介绍了整个采集系统的数据流和光纤接口模块的设计.测试结果表明,系统DMA数据传输速度可达到138 MB/s,完全满足高速光纤图像实时采集的需要.     

基于PCIE转SATA多通道高速存储电路设计与原型验证

针对传统SATA控制器接口单一且无法充分发挥固态盘性能的问题，设计了一款基于PCIE转SATA多通道高速存储电路。充分利用PCIE总线高带宽低延时特性，并遵循AHCI协议，大幅缩短硬盘无用的寻道次数和数据查找时间，提高固态盘的读写性能，同时本设计可支持4路SATA通道，具有良好的可拓展性。设计结合PCIE和SATA协议特点，介绍了PCIE转SATA高速存储电路的系统架构，详细阐述了基于AHCI协议的数据流传输过程。最后基于FPGA原型验证对电路进行测试，电路的单盘读写速率分别为562 MB/s和527 MB/s，相比传统SATA控制器的读写性能具有较大提升，测试结果表明设计的PCIE转SATA高速存储电路读写性能优异，且具备良好的稳定性和可拓展性。     

基于FPGA的PCI-Express接口卡设计

提出了一种通过FPGA实现PCI-Express(简称PCIE)接口卡的方法,对LVDS信号以及PCIE接口技术进行了充分的研究,设计未采用FPGA自带的PCIE硬核,而是根据PCIE总线桥接芯片对接口时序直接控制,最大程度优化接口逻辑,提高接口传输速率和稳定性;试验中LVDS器件接收LVDS总线上大小为513(列)*512(行)*8(位)的渐变图像,像素时钟为15MHz,帧频率为10帧/s,并传输到FPGA控制部分,FPGA控制部分向PCIE接口发送中断并完成图像数据上传;文中详细讨论了不同模块的实现原理,完成了实际测试和分析,测试结果表明该设计性能稳定,可以实现PCIE接口卡高速数据通信。     

基于SOPC技术的软件无线电系统研究

介绍了软件无线电的概念和结构,针对传统软件无线电实现方案,提出一种基于SOPC技术的中频软件无线电解决方案.系统采用基于Nios Ⅱ软核处理器的SOPC技术,在ALTERA公司的FPGA上实现了片上系统.基于SOPC技术的软件无线电系统具有极高的灵活性、可扩展性,这充分体现了软件无线电的设计思想.     

基于FPGA 的AFDX 软硬件协同设计

随着目前民用大型飞机的国家战略实施,针对大飞机航电系统中骨干网络AFDX,提出一种基于FPGA的AFDX端点卡。该方案基于软硬件协同设计的思想,设计出一种新型的基于PCIE接口或基于SoPC的AFDX端点卡。基于FPGA的AFDX端点卡成果可直接应用在军用大型运输机、直升机、战斗机、机场地面维护系统等平台上,可以提升军用计算机的高安全、高可靠性能。为各类武器平台电子设备的开发提供相关标准和规范,可以缩短系统开发周期,降低系统开发成本。     

多通道GNSS数据采集平台的设计与实现

随着GNSS系统的发展,多径效应逐渐成为影响定位精度和可靠性的重要因素之一。为了验证天线阵列方法对于多径效应的消除情况,需要对多个天线接收到的数据进行实时同步采集存储。为了实现这一目标,利用基于PCIE通信总线的FPGA开发板与多路AD采集卡设计并实现了满足系统要求的数据采集平台。首先简要介绍了该采集平台的结构及PCIE通信链路的搭建,然后设计实现了一种数据连续存储的方法,最后通过实验验证了该方法的可行性及采集平台的整体性能。     

基于PCIE总线的DMA控制器设计与实现

基于Xilinx Virtex-6系列FPGA设计实现了PCIE总线的DMA控制器,用来解决PC与FPGA的高速数据传输问题。利用DMA控制器传输数据在提高数据传输速率的同时还可大大提高CPU利用率。对设计的DMA控制器进行了功能和性能验证,结果表明该控制器能够正确地进行DMA数据传输,速率高达6 Gb/s。     

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。     

基于DSP的图像处理系统的应用研究

本文介绍了一种基于FPGA＋DSP结构的具有通用性、可扩充性的高速数字图像处理系统硬件平台。重点介绍了以高速数字信号处理器TMS320DM642和可编程逻辑器件XC2S300E为核心的图象处理系统的硬件实现方案以及通过DSP对FPGA芯片的动态配置来实现软件控制的设计思路。     

基于千兆以太网的软件无线电前端设计

本文介绍了一种基于千兆以太网的软件无线电前端设计实现。首先给出主要硬件构成，然后重点讨论了关键模块的设计，最后介绍测试方法。测试结果表明设计方案具有高速、大宽带、大动态范围的特性，且能够应用分布式等技术，使得软件无线电系统更接近理想目标。     

FPGA的多路数据并行录取和时序资源优化

PCIe总线在雷达系统中应用日益广泛,但FPGA内部集成的PCIe硬核数量有限,难以满足雷达并行录取多种数据的需求.为此,本文提出了一种改进的PCIe DMA数据传输方法,利用Xilinx FPGA集成的单个PCIe硬核实现了多路数据在高速传输情况下的并行录取.针对实现过程中遇到的时序问题,提出了采用多级FIFO级联方法进行时序优化.依据Xilinx FPGA的时钟网络特点,对时钟资源进行优化,便于日后系统的扩展和升级.     

一种基于FPGA和PCI总线的天文图像实时采集与处理系统的设计

提出了一种基于FPGA和PCI总线的天文图像实时采集与处理系统设计;其包括硬件结构、FPGA数据获取和传输逻辑.该系统能够在FPGA中实现对最高峰值是660 MB/s,均值为200 MB/s,帧速率是2500 帧/s的高速CMOS相机天文图像数据的实时采集和处理,并由桥接芯片PCI9656通过PCI总线传输给PC机进行进一步处理.     

正规基中模乘算法的FPGA实现方法研究

给出了GF(2m)上椭圆曲线密码系统中最佳正规基表示的模乘运算优化算法,提出了该算法的FPGA实现方案,并详细分析了实现该算法的有限状态机模型。结合Xilinx的FPGA器件,用VerilogHDL编写了实现该有限状态机的代码,在ISE和ModelSim开发工具中通过仿真、综合。试验表明,该文实现的模乘方案较其他实现方案具有较高的速度,并在EC-Elgamal密码体系中得到较好的应用。     

一种Zynq SoC片内硬件加速的二维傅里叶变换

由于二维傅里叶变换计算量大,会导致在嵌入式应用过程中速度过慢.为此本文实验了一种基于Xilinx Zynq芯片的片内硬件加速实现方式,主要利用片内的可编程逻辑资源来完成变换过程中的大量计算,利用片内的处理器系统完成整个算法实现过程中的数据传输与调度.在获得FPGA提供的并行计算的速度优势同时,又保留了处理器系统软件开发的灵活性.借助于Xilinx提供的一维快速傅里叶变换IP核与Xillybus提供的总线方案,本文的实验通过软硬件结合的方式实现了二维傅里叶变换算法,与OpenCV计算比较,计算速度显著提高.     

基于混沌的图像加密算法的硬件实现

随着大规模集成电路的不断发展,图像的并行处理技术也得到飞速发展。在基于Baker映射与Logistic映射的图像加密算法的基础上,根据硬件实现的需要做出改进,提出了用FPGA实现加解密算法的设计流程,获得了相比于软件实现更高的速度,满足了实时性的要求。给出了采用Xilinx公司型号为xc3s1000的FPGA芯片对一副128×128的8位灰度图进行加解密操作的结果。     

基于FPGA的数字下变频SDR-PHS系统的设计及实现

软件无线电SDR(Software Defined Radio)技术改变了传统的硬件无线电平台,是一种具有弹性的软件无线电平台,它支持不同的无线通信标准和系统的要求。而现场可编程门阵列FPGA(Field Programmable Gate Array)由于其可灵活编程的特点,其处理能力、逻辑资源规模的不断增强,在需要灵活配制的SDR设计中承担着越来越重要的角色。本文从软件无线电的设计思想出发,描述一种应用于个人手持式电话系统PHS(Personal Handyphone System)中基于FPGA的数字下变频SDR处理方案的设计分析及其实现过程,阐述基于硬限幅和RSSI幅度信息恢复的低成本SDR实现方法。仿真试验结果验证了该方法的有效性和可靠性。     

Low power and high-speed FPGA implementation for 4D memristor chaotic system for image encryption

In this paper, we proposed a novel low power and high-speed FPGA implementation of the 4D memristor chaotic system with cubic nonlinearity based on Xilinx System Generator (XSG) model. Firstly, a pseudo-random number generator based on the proposed XSG FPGA implementation of the proposed 4D memristor chaotic system which implemented into Xilinx Spartan-6 X6SLX45 board with 32 fixed-point format. The aim of the FPGA implementation is increasing the frequency of the memristor chaotic random number generators. The FPGA implementation of the memristor chaotic system results show that the new design approach achieves a maximum frequency of 393 MHz and dissipates 117 m watt. The standard fifteen randomization tests are used to measure the quality of the proposed pseudo-random number generator based on the 4D memristor chaotic system and it gives an excellent randomization analysis. Also, the gray image encryption scheme based on the 4D memristor chaotic system has been introduced. The proposed cryptosystem has a large keyspace, very low correlation values, high entropy which is much closer to the ideal entropy value, a high number of pixels change rate and high unified average changing intensity values. The results and security analysis of the proposed encryption scheme demonstrate that the investigated encryption approach can protect high speed and high security against various attack.