WCDMA直放站数字下变频的FPGA实现

数字下变频器（Digital Down Converter,DDC）是WCDMA直放站的重要组成部分,它将高速采样的数字中频信号下变频到基带,然后进行抽取,低通滤波。重点研究了数字下变频器的数控振荡器NCO和半带滤波器的原理和硬件设计仿真,通过FPGA芯片Virtex-6 XC6VLX75T设计实现了适用于WCDMA直放站的数字下变频器,并对其进行硬件仿真与验证。     

低轨卫星系统数字上变频器的多级内插设计

在研究了低轨卫星DS-CDMA系统数字上变频器的内插技术之后,提出了以成型滤波器、半带滤波器和CIC滤波器等多级内插级联的结构来实现抽样率的变换。在具体实现上采用了基于多相结构实现的成型滤波器、高效的半带滤波器和改进的多级CIC滤波器,节省了系统的硬件资源,提高了系统的性能。     

基于DSPBuilder的数字下变频器的FPGA设计

数字下变频是软件无线电的核心技术之一。阐述了多级抽取结构数字下变频器的原理,介绍了系统级设计的新方法,利用系统工具DSPBuilder给出了数字下变频器的FPGA设计方法,讨论了各个抽取滤波器的性能要求。用双边带调幅信号(DSB)作为激励信号,给出了具体的仿真验证。     

基于FPGA的监测接收机中DDC的设计与实现

设计了一种基于FPGA的数字监测接收机中数字下变频的设计方案,详细介绍了数字下变频器中数控振荡器、积分级联梳状滤波器、半带滤波器和FIR滤波器的设计方法,并编写Verilog HDL程序实现各个模块,最后将程序下载到FPGA中测试,得到I/Q信号波形和频谱,能够满足微波数字监测接收机的功能需求。     

基于软件无线电的数字下变频器设计

将基于频率响应屏蔽(FRM)方法的FIR滤波器设计与多速率数字信号处理应用到数字下变频器设计中,同时利用CSD数对滤波器系数进行优化,大大降低了运算量和算法复杂度。     

基于FPGA的数字滤波器乘法模块改进

乘法运算是数字滤波器中的核心操作,其性能的好坏直接影响整个滤波器的特性.在数字滤波器理论及常见实现方法的基础上,介绍了能高效实现固定常系数乘法的分布式算法原理,给出了在FPGA中用查找表实现FIR滤波器的算法设计.在乘法设计模块中,根据分析结果对算法的实现进行了改进,给出了减小误差的设计方案.该设计借助仿真软件对该方案进行验证,其结果表明数字滤波器的实现方法减小了误差,其性能优于传统的数字滤波器.     

基于LabVIEW的IIR数字滤波器的设计

数字滤波器是数字系统的重要组成部分.利用文本文件实现数字滤波器存在滤波系数不易调整、开发周期长等问题.本文根据IIR的设计原理,采用LabVIEW开发平台,完成了该平台下的数字滤波器的设计,经在电力系统仿真模型上的实验证明,该滤波器能有效地滤除信号中的谐波分量,提取有用分量,并且大大提高了开发效率.     

ⅡR数字滤波器的FPGA仿真与实现

采用自顶向下的模块化设计思想,介绍了一种采用级联结构在FPGA上实现ⅡR数字滤波器的设计方案.设计ⅡR数字滤波器的二阶节,将二阶节ⅡR数字滤波器级联实现高阶ⅡR数字滤波器,从而实现通过修改外围参数来改变滤波器的频率响应,根据不同的要求在不同规模的FPGA上加以实现.     

高速上下变频FIR滤波器的FPGA设计

针对宽带WLAN收发器要求,在单片FPGA上设计实现了高速数字上下变频器和滤波器,其中滤波器为80MHz的40阶FIR滤波器,可以设定工作在上变频或下变频方式。为了对FPGA的资源占用量最小,以便实现片上系统(SoC)设计,充分利用了上下变频过程中I,Q数据流的特点,仅用一套滤波器运算单元分时复用对I,Q滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。结果表明,位平面结构对逻辑资源的占用量仅是转置结构的一半。在FPGA上用位平面结构实现高速滤波器在资源占用量方面有明显优势。     

积分清零与积分梳状滤波器在抽取滤波中的应用研究

抽取滤波器的设计是全数字软件接收机中的关键技术,选择合适的抽取滤波器可以使得效率和资源达到最佳的平衡.积分清零和积分梳状滤波器是两种实现简单、滤波性能较好的数字抽取滤波器.这两种滤波器在中频数字接收机中都有重要的应用.从原理上分析和研究了这两种滤波器频域响应,总结了积分梳状滤波器的设计方法.提出了两种滤波器结合应用的方法,并建立模型验证在性能方面的提高.在实际应用中,说明了两者在本质上相同但在结构上的差异,因此在应用中加以区分.通过两种滤波器在相干解调电路和同步电路中的仿真,进一步说明两种滤波器的设计和实现准则.