AEMB软核处理器的SoC系统验证平台

随着SoC（Systemon Chip,片上系统）技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以Wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际验证,证明了硬件平台的正确性;并在该硬件平台上移植了μC/OS-Ⅱ实时操作系统,以方便在平台上的开发与应用。     

嵌入式设备上的H.264播放

新一代视频编码标准H．264／AVC采用了许多先进的技术使得H．264算法具有很高的编码效率。讨论了嵌入式设备上的H．264播放方案，给出了基于S3C2410的H．264播放器的实现。     

基于Niosll的低码率实时H．264视频编码器

根据低码率实时应用领域的特点,设计了一种H．264视频编码系统。采用FPGA的NiosII CPU架构,自定义硬件模块实现H．264实时压缩编码。实验验证表明,H．264编码器对CIF大小的图像实现了实时编码,能满足对低码率实时应用的编码要求。     

基于NiosⅡ的低码率实时H.264视频编码器

根据低码率实时应用领域的特点,设计了一种H．264视频编码系统。采用FPGA的NiosII CPU架构,自定义硬件模块实现H．264实时压缩编码。实验验证表明,H．264编码器对CIF大小的图像实现了实时编码,能满足对低码率实时应用的编码要求。     

H.264高清视频编码器的设计与实现

针对高清视频庞大的数据量以及H.264编码器复杂的编码结构引起的低编码速率的问题,对影响算法编码速率的原因进行了深入分析,并设计了高效的多核并行方案,进而充分利用TMS320C6678的多核性能,并结合TMS320C6678的运算存储特性,对H.264编码器进行了多方面的优化,最终使H.264编码器对720P高清视频序列编码速率从1.2 fps增加到27.2 fps,更加贴近于实际应用。     

基于ADSP—Blackfin533的H．264视频编码器的实现

描述了基于ADSP—Blackfin533平台的H．264高性能视频编码器的设计和实时实现。首先介绍了编码器硬件结构设奠？嚣而茹述了编码算法的移植以及基于Blackfin533结构和专用视频操作指令的算法优化，重点讨论了H．264算法帧间预测算法的改进。     

μC／OS—II对SoC验证支持技术的研究

随着SoC设计规模的增大和设计复杂度的提高,对芯片设计深层次验证的必要性、工作量和难度也变得越来越大。在此背景卞分析了SoC软硬件协同验证的原理及实现技术,研究了μC／OS—II在基于ARM7TDMI内核的SoC上的移植工作,提出了使用μC／OS-II及其上层应用程序验证SoC芯片硬件可用性和可操作性的方法。     

基于DSP 平台的大分辨率视频实时编码系统

在TMS320DM642平台上实现了能够实时处理分辨率为1024×768,60Hz视频图像的H．264视频编码器．解决了DM642平台下大分辨率视频图像的接入问题,根据DM642的片内资源设计了存储器分配方案,并针对视频采集驱动和H．264视频编码器提出了一套优化解决方案．测试结果表明,对于1024×768这种大分辨率视频图像,H．264编码器的处理速度能够满足视频编码的实时处理要求．     

H.264软件编码器的优化

为降低编码复杂度以满足实时应用的需求,以联合专家组（JVT）发布的H．264参考模型JM9．4为基础,分析H．264软件编码器的结构,指出影响编码速度的瓶颈所在,给出具体的优化方案,并结合MMX／SSE技术,对H．264软件编码器进行全面优化,其编码速度完全可以满足实时性应用的要求,而图像的重建质量基本不变。     

基于NiosII的低码率实时H.264视频编码器

根据低码率实时应用领域的特点,设计了一种H.264视频编码系统.采用FPGA的NiosII CPU架构,自定义硬件模块实现H.264实时压缩编码.实验验证表明,H.264编码器对CIF大小的图像实现了实时编码,能满足对低码率实时应用的编码要求.     

基于DM8168的小型机载视频记录仪设计

针对飞行器搭载相机视频存储和传输的需求,设计了一种基于异构多核处理器DM8168的小型机载视频记录仪。首先,基于DM8168和FPGA处理器设计小型化低功耗的硬件系统;接着,基于McFW软件架构设计视频采集编码的数据流,充分发挥DM8168多核体系结构的优势,实现两路1080P60视频的采集,并且对每路视频分别进行主次码流的H.264编码;最后,采用GPMC总线,将视频码流传输到FPGA处理器,以实现本地视频存储和远程视频传输。本记录仪体积小功耗低、记录时间长、视频传输时延小,能够很好地满足飞行器多路视频记录的需求。     

基于IP网络的远程数字实时监控系统研究

为了满足安防行业对远程实时监控的需求,提出了一种基于IP网络的远程数字实时监控系统,系统采用双核结构的H.264视频编码器,改善了视频编码质量,提高了压缩比,降低视频流数据量.使用基于目前现有的TCP/IP网络实现RTP/RTCP的视频流传输协议传输数据,很好的利用了现有网络资源,又提高了网络的实时数据传输速率和可靠性,解决了传统模拟监控系统数据量大、无法远程传送的问题.其中重点讲述了该系统的硬件结构和软件设计中的关键技术.     

基于PNX1500的H.264视频编码器实现和优化

在基于PNX1500 DSP的视频监控系统中实现了H.264视频编码器,提出了一系列优化方案：利用PNX1500的MBS硬件处理能力计算半像素插值;在算法级简化了运动估计,提前判断宏块的跳过模式;在代码级,利用定制运算及编译优化选项,进一步提高了编码速度。测试结果表明,优化后的编码器可以实现对CIF格式视频流的实时编码。     

基于IP网络的H.264/AVC视频实时传输

随着新的视频编码标准H.264/AVC的逐步推广应用,如何基于IP网络应用环境来实现H.264/AVC视频的实时传输,对于发展高质量视频传输具有重要意义,为此,提出了一种基于IP网络的H.264/AVC实时传输解决方案,并着重从H.264-FGS编码器和速率控制两方面进行阐述。     

一种基于DSP的H.264实时视频编码器软件架构

提出一种适用于通用DSP平台的H.264视频编码器软件架构.以该架构基础实现的H.264视频编码器软件可以高效地运行在DSP系统中,以满足视频应用中对实时编码的要求.通过性能分析工具对原有的软件代码进行分析.找到代码运行效率不高的瓶颈所在,并结合TMS320DM642 DSP的硬件特点,设计出一种新型的H.264视频编码软件架构.最后,在进行了DSP的指令优化以后,该编码器可以对CIF格式的视频进行实时编码.以该架构为基础的H.264视频编码器软件同样也适用于其它通用的DSP平台.     

Wireless transmission of HD video using H.264 compression over UWB channel

With the technological advancement, entertainment has become revolutionized and the high-definition (HD) video has become an integral feature of our modern amusement system. The demand for wireless transmission of HD video is rapidly rising for its ubiquitous nature, easy installation and relocation. Such wireless transmissions of HD video streams require very high bandwidth. The ultra-wideband (UWB) offers a large bandwidth, and short-range high-speed data transmission at low cost and low power consumption. In this paper, we present the feasibility study to transmit HD video wirelessly using H.264/AVC compression over the UWB communication channel. Simulations are carried out by controlling key H.264/AVC encoder parameters such as, in-loop deblocking filter, group of pictures, and quantization parameter. Based on the analysis, an optimum setting of these parameters is proposed for different bandwidth requirements, as well as acceptable video quality. The bandwidth achieved is restricted between 1.5 and 20?Mbps with a minimum reconstruction quality of 34?dB. The HD bit stream is then transmitted over the UWB communication channel and the demonstration shows that the overall encoder performance is satisfactory with the transmission bit-error-rate (BER) in the range of 10^?5?C10^?8.     

H.264编码器在TMS320DM642平台上的底层优化

在分析H.264编码器的结构和复杂度之后,提出了结合TMS320DM642性能特点的一些优化方法。这些方法提高了程序代码的并行性和存储器的访问效率,其中重点介绍了算法中比较耗时的半像素插值、绝对误差和(SAD)等关键模块的线性汇编优化。通过实验结果表明,优化过的编码器基本可以实现CIF格式视频流的实时编码。     

Linear Rate Control and Optimum Statistical Multiplexing for H.264 Video Broadcast

The H.264 video coding standard achieves significantly improved video compression efficiency and finds important applications in digital video broadcast. To enable H.264 video encoding for digital TV broadcast and maximize its broadcast efficiency, there are two important issues that need to be adequately addressed. First, we need to understand the complex coding mechanism of an H.264 video encoder and develop a model to analyze and control its rate-distortion (R-D) behavior in an accurate and robust manner. Second, the R-D behaviors of individual channels in the broadcast system should be jointly controlled and optimized under bandwidth and buffer constraints so as to maximize the overall broadcast quality. In this paper, we develop a linear rate model and a linear rate control scheme for H.264 video coding. We develop an optimum statistical multiplexing system to allocate bits across video programs (each being encoded by an H.264 encoder) and video frames so that the overall video broadcast quality is maximized. We study the bandwidth and buffer constraints in video broadcast and formulate the optimum statistical multiplexing into a constrained mathematical optimization problem. Realizing that it is impossible to find a close-form solution for global optima, we propose a simple yet efficient algorithm to find a near-optimum solution for joint rate allocation under buffer constraints. Our extensive simulation results demonstrate that the proposed statistical multiplexing system achieves about 40–50% saving in bandwidth, provides a smooth video quality change across programs and frames, and maintains robust decoder buffer control.      

H.264高清编码器系统的设计与仿真

常用软件编码方法在用于H.264标准时,很难实现对高清视频的实时解码。为此,提出软硬件协同设计的方法,对H.264高清编码器系统进行软硬件划分及任务分配,分别设计软件部分和硬件部分。建立软硬件协同仿真环境,对整个系统的功能和性能进行仿真,采用约束随机验证的方法提高验证的功能覆盖率。仿真结果表明,该编码器系统能够对 1 024×768像素的图像帧进行编码,满足实时编码的要求。     

基于卡尔曼滤波的H．264头信息量估计及其在帧级码率控制中的应用

由于H．264算法中宏块划分的灵活性导致了头信息的数据量变化剧烈而难以预测，同时由于变换系数的数据量大大的减小，又使头信息量在码流中所占的比重远高于在先前各个标准的码流中的比重，因此准确估计头信息量能有效提高H．264码率控制算法的性能。为了准确估计头信息，提出了一种应用卡尔曼滤波器估计帧级总头信息比特数的方法，并将该方法应用于帧级的码率控制。实验结果表明，该算法能准确估计头信息，并能在一定程度上提高相同码率下的总体图像质量。