基于PowerPC对FPGA上电自动加载的设计与实现

为了满足FPGA在每次上电后可以实现自动加载的要求,采用由PowerPC、Xilinx A7系列FPGA芯片、Xilinx K7系列FPGA芯片和Flash芯片组成的系统,上位机通过串口给PowerPC发送指令,PowerPC解析指令后读取上位机中的配置加载文件,文件数据通过Local bus总线传给A7系列FPGA芯片,把数据写入Flash中存储。上电后,在A7的控制下把存储在Flash中的配置文件自动加载到K7中。此系统在处理大数据量、运行高速数据接口和协议等复杂应用的同时,通过上位机方便快捷地更新配置加载文件,实现对Xilinx K7系列FPGA芯片的上电自动加载功能。在满足设计要求的基础上不需要增加专门的硬件电路实现加载功能,节约了成本,减少了电路板面积和器件的使用。     

基于单片机的双FPGA数据加载

通过比较FPGA的几种常用加载方法,提出了一种基于单片机结合FLASH存储器的FPGA被动串行加载方法,并通过DS92LV1021和DS92LV1212传输的LVDS信号配置加载第二块FPGA,实现了STC89LE54单片机的双CycloneⅡ的数据加载。实践表明,用此方法实现双FPGA的数据加载成本低廉、简单易行、执行效率高、可靠性好,能在系统复位或上电时自动对两块FPGA加载配置,有效地解决了基于SRAM的FPGA器件掉电易失性问题。     

利用CPLD提高FPGA加载速度

设备端的通信产品要求启动快,采用FPGA芯片时,加载时间要小于2 s,针对这个要求,介绍了企业中最常用的FPGA从串加载方案,提出了一种利用CPLD提高FPGA加载速度的方案,并就改进方案给出数据分析结果。该方案理论计算结果表明:当CPLD工作时钟33 MHz时,加载Altera公司的EP3C120 FPGA,加载所需时间1.65 s。CPLD工作时钟提高,加载时间会大幅缩短,完全满足通信产品的要求,且该方案便于移植,可以应用于任何型号的FPGA加载。     

TMS320C6701 DSP自动加载研究

在嵌入式系统中,经常要求上电后系统能自动把程序从DSP外部的ROM加载到片内RAM执行.给出一种基于TMS320C6701 DSP的ROM加载方案,通过配置CCS中DSP/BIOS模块的参数实现DSP程序中代码和数据段的先后分开加载,比传统的由手动编写连接命令文件(.CMD)实现自动加载更为方便.在此基础上,设计并实现了用CCS直接对FLASH芯片进行在线烧写.实验证明,该DSP加载方案稳定可靠,且易于实现.     

基于DSP的FPGA配置方法研究与实现

在数字电路中,FPGA＋DSP的系统结构应用日益广泛。为了减小此种结构的体积和降低成本,对FPGA采用了被动并行的配置方式。上电后,DSP首先完成自身程序的加载,之后充当配置FPGA的主处理器,从FLASH芯片中读取FPGA程序,按照配置时序完成FPGA的程序加载。在硬件设计上,创新性地采用了DSP,FPGA,FLASH共用数据总线的方式,当DSP从FLASH芯片中读取FPGA程序时,FPGA可以直接抓取出现在总线上数据来完成加载。实践证明,此种配置方法结构简洁,工作稳定,在一定程度上实现了小型化和低成本。     

利用CPLD实现FPGA的快速加载

基于SRAM的FPGA由于其可编程、可升级的特性,被广泛应用于现代通信系统中。由于其易失性,每次上电后都需要重新对FPGA进行加载。随着通信系统复杂度的提高,FPGA配置文件越来越大,加栽时间越来越长,严重影响系统的启动时间。为了提高FPGA的加栽效率,在此提出一种通过CPLD进行FPGA串行加载的方案。通过验证,该方法既能能提高FPGA加栽效率,又能节省CPU和FPGA的GIPO管脚,降低系统启动时间,非常适用于现代复杂通信系统。     

基于DM642自启动的FLASH烧写原理研究及实现

便携性与实时性的要求使得嵌入式系统需要具备自启动功能,在DM642的平台上,阐述FLASH的工作原理以及其与DM642的硬件结构,研究DM642从外围FLASH自启动及多级引导程序开发原理,并结合自己的实际经验,针对使用CPLD和FPGA的不同系统,详细介绍其FLASH在线编程的步骤,实现大型应用程序的自启动加载DSP系统。     

一种新型抗瞬态干扰的FPGA配置加载技术

现场可编程门阵列(FPGA)具有设计灵活和资源丰富,广泛用于航空领域。基于SRAM的FPGA芯片掉电后数据丢失,上电后需要从外部存储器再次加载数据进行配置,加载配置期间对供电电源要求较高。针对实际应用,为提高上电期间的抗瞬态干扰,并使FPGA具有重新加载配置能力,提出了一种新型设计保障措施,在航空领域FPGA应用具有一定的参考价值。     

基于Linux系统的FPGA芯片在线加载的设计和实现

分析了一款FPGA芯片程序加载的原理和过程,介绍了一种在Linux操作系统下, CPU模拟JTAG接口时序在线加载Lattice系列器件的设计和实现。通过设计和实现在Linux系统下的设备驱动层,向上层加载应用程序提供调用接口,完成FPGA芯片程序的在线自动加载过程。通过实践表明,该系统具有稳定性高、操作便捷、易用性强以及可移植性强等优点,具有一定的参考意义。     

多片国产FPGA加载方式的探讨

现在国产现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)应用越来越广泛。由于国产芯片的局限,很多时候需要使用多片FPGA级联。同时,由于系统应用的场合不同,对加载方式有不同要求。根据应用趋势,从国产FPGA加载配置原理出发,设计提出了使用多片国产FPGA时的多种加载方式,包括JTAG加载、MCU加载及FLASH加载等,以及各种加载的具体实现过程,最后搭建了测试平台对加载方案进行测试。测试结果显示,此方案安全可行,对实际工程实现有较高的参考价值。     

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.     

利用单板机+FPGA实现对FPGA的在线配置

由于某雷达整机联调的需要,为了可以在雷达开机转动时在线配置测试更改后的FPGA调试程序,可以用单板机上存放的配置FPGA所需的bit文件通过CPCI总线访问另一片接口FPGA去配置主运算FPGA,从而解决了运行条件下实时调试程序的问题,还可以应用于多种模式分时复用FPGA的场合。     

基于USB 2.0的FPGA的在线串行配置

讨论了基于SRAM技术的现场可编程逻辑器件FPGA的配置方法,并以Altera公司EP1C6Q 240在工程中的实际应用为例,提出了一种工程实际应用的基于USB 2.0接口,利用计算机加微处理器对FPGA进行在线串行配置,而省了存储器的方式,具有硬件成本低、调试灵活、易于在线升级和修改等优点,可广泛应用于工程开发领域。     

基于FPGA的串行接口芯片的设计与应用

介绍了一种用FPGA代替传统的串行接口实验芯片的设计方法。根据可编程串行接口芯片8251A标准及功能,划分其功能模块,使用ISE和Modelsim软件,利用VHDL语言完成了8251A的逻辑设计、功能仿真、综合实现和布局布线,使用ISE的iMPACT工具将生成的配置文件加载到实际的硬件环境中测试,验证了该方案的可行性,成功完成了串行通讯接收发送实验,提出了利用该方法在实验课程改革中的应用。     

基于FPGA的数字跑表设计

Verilog程序通过综合、适配后形成配置文件,下载到FPGA器件中对FPGA进行配置,使FPGA成为实用的测频模块。通过波形仿真,符合本次设计的要求。最后,通过完整编译后的文件固化到开发板,接上高频信号源,实现了数字跑表的设计。本文详细介绍了数字跑表的设计指标,设计思路,设计方案,系统的电路设计,系统相应模块设计,系统硬件实现与测试结果。     

一种DM642系统中的USB接口设计

介绍了TMS320DM642系统中的高速USB 2.0芯片ISP1761的接口设计方法。首先对ISP1761的主要特点进行了介绍并给出了关键的电路连接图,然后对软件架构进行了介绍,详细说明了USB芯片的配置、USB驱动、UFI驱动和文件系统的设计。     

基于单片机实现FPGA的加载配置

讨论了基于SRAM技术的FPGA可编程逻辑器件的编程方法，并以Altera公司FLEX10系列器件为例，提出一种利用单片机时可编程逻辑器件进行在系统配置方案。该方案成本低廉、简单易行，能在系统复位或上电时自动时器件编程，有效地解决了基于SRAM的FPGA器件掉电易失性问题。