基FPGA和DSP架构的红外图像实时处理系统设计

针对图像处理过程中数据传输量大和算法运算量大的要求,提出了一种基于FPGA和DSP架构的红外图像实时处理系统。该系统以DSP为图像处理核心,利用FPGA实施数据采集和传输的逻辑控制。详细讨论了在DSP/BIOS多任务机制下实现数据采集、数据处理和数据传输的并行化。实验结果表明,该方案设计合理、可行,具有较高的工程实用价值。     

基于IEEE-1394高速串行总线的双向数据传输系统

本文介绍了IEEE-1394串行总线的功能特点,并利用FPGA和DSP的双向数据传输系统进行了硬件实现.     

全姿态指引仪图形显示系统设计

在大屏幕信息综合化显示上,显示信息量和LCD像素点的增加要求系统具有很强的数据处理能力。为满足电子全姿态指引仪（EADI）对显示画面实时性的要求,采用了DSP＋FPGA主协处理器结构,根据EADI图形轮廓生成与区域填充算法的特点,对应用于硬件平台上的图形处理算法进行了设计与验证。同时针对系统的大数据量数据传输,使用DSP的主机接口（HPI）与FPGA直接连接,由FPGA内部Block RAM实现数据缓冲的方法,实现了大数据的快速传输。     

一种多通道高速并行数据采集系统的设计与实现

介绍了一种基于DSP＋FPGA的高速数据采集系统的设计方案，结合TMS320VC5402定点DSP芯片强大的数据处理能力与FPGA构成线性流水阵列结构．该系统能够以80Mbps采样速度完成大容量数据的获取，从而使系统具有良好的数据采集性能。在数据处理过程中，本方案提出了用硬件电路方法来实现数据的实时无损压缩存储或转发．从而实现多通道高速并行数据采集的设计思路。     

声纳信号处理中UDP协议数据传输研究与设计

为了在声纳系统中通过以太网口进行大批量、高速率的数据传输处理,在FPGA中硬件实现了嵌入式UDP协议栈,完成了架构设计、软件仿真验证及硬件实现。用FPGA硬件实现UDP协议栈,加速了网络数据处理能力,使信号传输速率达到了80MB/s,实现了千兆级通信,很好地提高了声纳系统中数据传输速率和系统性能。同时,用FPGA硬件实现UDP协议,栈减小了PCB版图面积和布局布线复杂度,提高了开发效率,有效地降低了开发成本。     

基于DSP与FPGA的蓝牙数据采集系统设计

DSP和FPGA的协同控制处理结构，可以使系统更加稳定、可靠。在数据采集和传输过程中，DSP和FPGA相互协作，使系统拥有更好的容错和稳定性，且可避免单一处理器产生的系统崩溃、数据错误等问题。此外，协同控制处理结构还能提高系统的实时性和并行处理能力。在进行多通道数据处理时，可以同时处理多个信号，不仅提高了处理速度，还在保证数据准确性的前提下，提高了系统的稳定性。总之，采用DSP和FPGA的协同控制处理结构，以蓝牙为数据传输方式，不仅提高了数据采集系统的性能，还提高了系统可靠性和用户使用体验，使其可以在各种环境或特殊场所中得到应用。     

雷达信号数据处理平台发展趋势探讨

针对不断提高的雷达系统功能需求,提出了雷达信号数据处理的技术需求和特征,即雷达系统的功能拓展到电子对抗和通信等领域,算法和软件是研发雷达信号数据处理的关键.结合嵌入式数据互连技术、FPGA技术、DSP/CPU技术和处理平台系统架构技术发展,如高速串行数据传输技术、高性能FPGA芯片、并行多核CPU及DSP、基于交换网络的可重构平台及技术,分析和探讨了雷达信号处理平台的发展趋势.     

数据传输终端设备的时延性能优化

数据信号的处理和传输是无线数字通信系统中的重要环节.针对数据信号处理和传输的实时性需求,以Windows平台下采用软件无线电技术设计的数据传输终端设备为例,详细分析了数据信号在实时数据传输中时延性能问题,根据应用软件、DSP嵌入式软件和FPGA设计和实现特点,提出具体、有效的优化措施,包括任务调度机制、线程同步技术、DSP存储算法及FPGA数据采集策略.测试结果和工程实践表明,采取的措施取得了较好的优化效果.     

基于CPCI总线的红外实时信号处理系统

介绍了一种高性能红外实时信号处理系统的原理、结构和特点.针对红外探测系统,提出了DSP FPGA CPCI的信号处理架构,采用Virtex Ⅱ Pro FPGA实现非均匀性校正等图像预处理,Spartan Ⅱ FPGA实现CPCI总线技术,DSP64X实现高层目标检测算法,以构成处理能力强、高速数据传输、接口可靠稳定的信号处理系统.实验测试表明,这种实时信号处理系统工作稳定、可靠,满足系统性能指标要求.     

激光探测高速实时信号检测处理系统的设计

介绍了激光探测高速实时信号检测处理系统的设计方案和具体的硬件实现。方案基于DSP和FPGA芯片设计,结合DSP和FPGA二者的优点,采用软件工程化和模块化的设计方法。经实际工程验证表明,该系统稳定可靠,满足系统对于数据处理速率和算法的需求。     

基于FPGA与8051IP核的宽带数字频率计系统设计

本系统将FPGA（现场可编程门阵列）引入作为数字频率计的数据处理核心,提升了数字频率计的整体性能。待测信号送入前置模拟信号调理电路进行放大、整形等处理后,转化为同频率逻辑电平信号,在FPGA芯片中嵌入增强型8051 IP 核,完成测量、处理、显示工作。经实验证明,本系统设计可以精准地完成对频率、占空比、时间间隔的测量。     

场序彩色视频控制系统

采用时序彩色法实现彩色显示,在液晶显示技术中具有良好的发展前景,具有成本低、分辨率高、彩色效果好等优点。文章主要介绍了一套针对南开大学研制的LCoS芯片的场序彩色视频控制系统,该系统采用场序彩色模式,经过实验调试后,最终实现了LCoS芯片的彩色视频显示。在设计的系统中视频数据采用并行的输出方式,降低了整个控制系统的工作频率。系统利用两组外部SRAM对帧数据进行缓存,采用乒乓操作来实现视频的实时连续显示。整个控制系统的核心部分采用一片FPGA来实现,文章详细介绍了FPGA内部数据流处理的算法实现:FPGA采用3组移位寄存器对数据进行动态缓存,实现了串行-并行的数据转换,并将同时输入的红、绿、蓝视频数据转换为红、绿、蓝子场数据;并且充分利用FP-GA内部RAM作为缓存,完成了图像的插值处理,以满足LCoS扫描显示的要求。最后介绍了在时序彩色LCoS显示中出现的问题和难点。     

基于ARM和FPGA的微加速度计数据采集系统设计

基于常用的MEMS惯性器件微型加速度计,介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案,微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存,然后ARM接收FPGA的输出数据并对数据进行显示和存储,对如何用FPGA实现该数据采集系统的传输控制和数据缓存,以及FPGA与A／D转换芯片和ARM的接口设计给出了说明,实现了加速度数值的采集、传输、显示和存储,该方法配置灵活、通用性强,可以较好地移植到相关器件的数据采集系统中。     

飞行参数实时采集系统的设计与实现

为了准确获取实时的飞行参数,提出了一种以FPGA为核心的多路数据采集系统设计。描述了系统硬件设计,通过VerilogHDL语言设计有限状态机完成流水采样以及FPGA与DSP数据通信,并用Modelsim对各设计模块进行仿真。实验证明这种设计方法简化了系统的硬件电路复杂性,使整个采集系统具有灵活高效的特点。     

相位相关红外图像配准算法的硬件实现

在目前图像配准算法中,相位相关法是相对比较成熟的,并且有较多的改进算法,但是随着算法的复杂度增加,相应的运算量也增加,那么在保证效果的同时实时性却无法保证。根据这一现状,提出了在FPGA中实现相位相关法配准技术。在以FPGA为主处理芯片搭建的平台上,利用光纤高速传输图像,实现并且验证了相位相关法的可行性。详细阐述了相位相关法在FPGA中实现的主要步骤。结果表明,相位相关法能在FPGA中实现,并能充分利用FPGA的并行性和资源多的优点,使得处理算法的时间缩短,可以满足实时性要求。     

基于FPGA的雷达测距设计

介绍了利用现场可编程门阵列(FPGA)技术来实现雷达测距的方式,论述了该系统的硬件结构组成和功能。针对测距处理的特点和要求,充分利用了FPGA的高速灵活的可编程资源,应用VHDL语言编程实现测距的硬件设计,既提高了处理速度和精度,又具有可编程的灵活性。经验证该设计能够完成测距处理,工作性能良好。     

基于FPGA的小波去噪的硬件实现

为了解决传统频域去噪法在光信号处理中单分辨率的局限性,提出了具有多分辨性的小波去噪法,并通过对比验证其有效性。由于小波去噪实现对硬件的要求较高,采用现场可编程门阵列做硬件平台来实现基于分布式算法的小波运算,将复杂的乘法运算转化为简单的并行查表累加过程,提高了运算效率,完成了小波算法的硬件移植。最后设计了基于现场可编程门阵列的采集系统,并在其上进行了小波去噪的硬件验证。结果表明,小波去噪算法在现场可编程门阵列平台上得到了很好的实现,且去噪效果良好。     

一种FPGA验证系统串口通信的实现方法

介绍了一种为特定芯片设计的FPGA验证系统的设计方法,根据验证的需要,该FPGA验证系统包括FPGA、存储器接口电路、编程器接口电路和一些辅助的外设电路,其中比较重要的编程器部分由51单片机实现,在Windows环境下利用VC 6.0中的MSComm控件实现了PC机与编程器之间的串口通信.利用该FPGA验证系统,大大缩短了芯片的设计周期,提过设计效率,同时也节约不少成本,有一定的实践意义.     

相关干涉仪测向算法的FPGA设计实现

相关干涉仪算法是一种设计实现非常简便的测向方法,使用FPGA设计技术可以解决处理速度比较慢的问题。介绍了相关干涉仪测向算法的原理和技术特点,对设计中采用的5阵元圆形天线阵相关干涉仪测向系统的硬件平台组成结构和处理过程进行了简述,并且详细说明了使用FPGA所实现的主要功能和FPGA设计所采用的设计工具。对设计中采用的关键技术和采用FPGA实现相关干涉仪测向处理后测向处理速度的提高进行了分析比较。     

基于FPGA的微型数字存储系统设计

详细介绍基于FPGA的微型数字存储系统的设计,该系统利用FPGA对Flash存储器进行读、写、擦除等操作．并将写入的数据通过计算机USB接口读入上位机,以此实现数据读出、显示等功能。该系统选用FPGA作为Flash的主控制器,数据传输时一次传送8位（一个字节）或更多,USB接口通信是基于CY7C68013实现的,其控制逻辑主要也是由FPGA实现。该系统设计利用FPGA硬件逻辑编程,可方便灵活地实现高速、大容量Flash程序编写．且USB接口高速传输,支持热插拔,成本低,应用广泛。