“异或”校验漏检率分析

“异或”校验(Block Check Character)在使用中存在错误无法检测即漏检的发生，其可靠性未得到理论层面的证明。为证明“异或”校验的可靠性，通过对“异或”校验的校验过程进行分析，得到了“异或”校验发生漏检的原理并找到了漏检出现的根本原因。采用数学分析的方法得到了影响漏检率的因素是校验位长度与所校验数据量，推导出“异或”校验的漏检率计算公式。最后将计算公式应用在北斗短报文通信这一重要实际应用中，得到了北斗短报文“异或”校验位的漏检率在0.003 90～0.003 91范围内，证明了“异或”校验在短报文通信应用中的可靠性。     

基于PCI总线的HDLC通信卡的设计与实现

一种基于PCI9054和FPGA的HDLC通信卡设计方案和功能实现。介绍了该HDLC通信板卡的设计思路和系统组成、PCI总线设计的关键技术和FPGA的选型、简化HDLC协议的FPGA实现及接口控制逻辑,给出了该HDLC通信卡数据收发的时序图。     

应用单片机和FPGA实现的地雷炸点测试仪

介绍便携式地雷炸点测试仪的硬件结构和软件流程以及FPGA的设计方案。将单片机和现场可编程逻辑器件FPGA结合运用，电路简单，控制容易，可靠性强。     

基于FPGA的10G以太网并行CRC设计

为了解决10G以太网通信链路中大规模数据并行CRC校验的实时处理问题,提出了一种基于级联结构的并行CRC校验方法。通过传统CRC编码结构推导出任意延拓序列的CRC校验方法,设计了针对任意延拓序列的CRC校验模块。在校验算法实现中针对传统异或逻辑进行了并行电路改进,降低了电路处理时延。搭建了实验环境对所设计模块进行了验证,实验结果表明,该方法可以有效满足10G以太网接入系统CRC校验要求。     

基于FPGA的高速数据采集系统的设计

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计和完成仿真.整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能.     

具有错误校验的算术和逻辑单元

在一个适用于“加”,“与”,“或”及“异或”操作的算术及逻辑单元中,加法根据和信息依赖于进位的原则进行,而在执行逻辑操作时,函数发生器产生与各种操作有关的操作数位奇偶函数。加法的各进位或逻辑操作的各奇偶函数在校验电路中进行组合以产生不依赖于所形成和的结果预测奇偶。校验电路的工作与作那种操作有关,结果位奇偶与预测奇偶相比较以校验结果是否有错。     

基于NIOS的SCSI应用系统设计

介绍一种基于可编程片上系统和处理器软核技术的SCSI应用系统的设计方案,其应用系统控制核心选用了基于NIOS软核的微处理器,将SCSI控制单元的外部主机处理器,DMA数据通道控制和数据缓存控制逻辑等集成在1片FPGA上实现,在能充分利用逻辑器件资源的同时,使得设计更紧凑、灵活、高速和可靠。     

基于ARM和FPGA的多通道信号模拟系统设计

信号模拟系统在设备测试、数据处理等领域都有重要的意义;为了解决设备测试对多通道同步信号的需求,提出了一种基于ARM和FPGA的多通道信号模拟系统设计方法,主要介绍了以FPGA为核心的模拟输出控制模块,其中采用ARM进行多任务管理,用FPGA实现时序转换和控制,FPGA的控制逻辑采用VHDL和原理图相结合的方法设计,使用FPGA提高了系统性能并简化了外围电路设计,最后给出了模拟系统的实验结果,整个设计系统可模拟输出多路0.01Hz~40MHz的任意信号,说明了这种设计方案的有效性。     

基于FPGA技术的核安全级通讯技术研究

FPGA技术具有更高的可靠性和安全性,且易于验证,基于FPGA技术的核安全级通讯技术越来越广泛地应用到了核电厂中.由于FPGA具有强大的并行处理逻辑能力,FPGA技术不仅改变了核安全系统的通讯方式,也很大程度上影响了核安全系统的控制方式.介绍了基于FPGA技术的核安全级通讯技术的开发流程、设计方案以及验证方式.     

基于磁盘异或引擎的RAID-5小写性能优化

SCSI标准中已扩充了新的SCSI命令(XDWRITE，XDREAD，XPWRITE等)，用以实现高效RAID-5写操作。对“小写”操作，传统的方法需要主机或RAID控制器读入原有的校验块，通过异或计算来构造新的校验块。采用这些新的SCSI命令实现“小写”操作，不再需要读入校验块，由磁盘来进行异或运算构造出校验块。利用磁盘的异或引擎，提高了RAID-5的吞吐率，缩短了平均响应时间。     

Leon3软核的FPGA SelectMap接口配置设计

与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同,本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实现Virtex系列FPGA的SelectMap接口配置的方法,可将其应用于对FPGA芯片的在线配置.该方法设计成本低,不局限于某一类型的FPGA芯片,减少了外围分立元件的使用,增强了设计的...     

基于FPGA逻辑分析仪的设计

研制了一种基于FPGA逻辑分析仪的实现方案,系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件采用了AVR单片机控制模块、FPGA采样模块和外部电路作输入/输出信号调理模块,通过较为合理的设计,完成了简易逻辑分析仪系统。     

基于弹载存储系统的便携式读数盒设计及应用

当发射试验结束后,为了对飞行体数据存储器中的数据进行回收,提出了基于FPGA的便携式读数盒的电路设计及控制逻辑设计。在简要介绍数据存储系统的同时,详细阐述了读数盒在弹载存储器数据回收模式中的应用、读数盒的硬件设计以及FPGA的控制逻辑设计。实践证明,该设计实现了飞行体对硬回收存储器中数据的可靠读取和回收,满足工程实践要求。     

FPGA控制实现图像系统视频图像采集

介绍了一种以DSP为核心的图像系统中，以FPGA为数据采集逻辑控制单元，用DSP控制实现了黑白全电视信号图象数据采集。在介绍了系统组成原理的基础上，详细讨论了采集部分的结构和FPGA的控制逻辑，DSP响应中断实现数据转移和存储。采用FPGA实现视频信号数据采集，可提高系统性能，同时具有适应性与灵活性强，设计、调试方便等优点。通过系统成像实验，已获得清晰的图象。     

基于DSP的视频图像采集处理系统的设计

设计了基于目前高性能数字信号处理器TMS320C6416为核心,结合现场可编程门阵列FPGA对采集的视频数字图像做预处理和传输以及视频显示的逻辑控制单元的实时视频处理平台.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑,以及DSP相应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.     

基于UVM 的FPGA 测试技术的研究

FPGA 设计规模和复杂度的急剧增加使得对其测试的难度提高。本文研究UVM（通用验证方法学）架构和特 点,采用UVM 搭建验证平台,以TS101 作为上位机、FPGA 作为其接口控制功能为例,验证FPGA 逻辑设计的正确性。     

基于AD9224及FPGA的高速数据采集系统设计

介绍了基于FPGA及AD9224的高速数据采集系统。该设计用AD9224来实现AD转换,用FPGA实现控制逻辑,用FIFO作为AD转换与FPGA之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合。FPGA模块设计使用VHDL语言编写,用MAXPLUS实现软件设计和仿真验证。     

基于微小型弹体的舵机控制电路的设计

提出了一种基于FPGA的舵机控制电路在微小型弹体中的应用方法,对基于FPGA的舵机控制硬件电路及逻辑设计进行了详细阐述,并说明了该控制电路的具体应用实现;该设计采用FPGA作为核心控制元件、舵机作为基本的执行机构搭建了具体的硬件电路;设计了舵机控制逻辑且根据此逻辑编写了对应的程序;对硬件电路进行了调试;经过大量的试验,结果表明该电路可以实现舵机(尾翼)0°～180°范围内任意角度的平滑偏转,进而控制微小型弹体姿态的偏转,长期稳定的工作,且已成功应用到了某项目的姿态控制试验中.     

片上逻辑分析仪的设计

提出了一种用在FPGA上实现的片上逻辑分析仪的设计方案;随着FPGA的规模的增大,在其内部可以实现复杂的SoC设计,但是I/O端口数量有限,采用VHDL设计,可以在源代码级插入到设计中,这也使得它与FPGA的器件类型和开发软件保持独立,它可以对FPGA内部的任何信号和复杂的事件进行追踪,采样的结果保存在通过片上的同步RAM实现的循环跟踪缓存区,通过AMBAAPB总线接口完成对触发引擎控制和缓存区的读写;这种实现方案的逻辑分析仪占用资源小,可以达到的频率高,可广泛应用到基于AMBA总线的SoC设计中;最后,对可改进的方向进行了分析。