新型CMOS电流控制电流差分缓冲放大器(CCCDBA)

提出了一种基于MOS复合管跨导线性环和MOS管电流镜的全CMOS工艺高性能电流控制电流差分缓冲放大器(CCCDBA)的电路.该电路具有容易实现、结构简单、频带宽、电压电流传输精度高等优点.详细分析了电路的实现原理,为了展示电路性能,将提出的CCCDBA应用于一个电流模式二阶带通滤波器.并用0.5μm CMOS工艺进行PSPICE仿真,仿真结果符合理论分析.     

一种指数增益控制型高线性CMOS中频可变增益放大器

采用跨导线性化技术设计了一种具有指数增益特性的高线性中频可变增益放大器.该放大器由电流调节型可变增益单元、宽范围指数电压转换电路及固定增益放大器构成.基于0.25μm CMOS工艺的测试结果表明,放大器实现了8～48dB的增益连续变化,差分输出1V峰峰值下的三阶互调失真小于-60dBc,最大增益处噪声系数为8.7dB,50Ω负载下三阶输出截点为14.2dBm.     

一种指数增益控制型高线性CMOS中频可变增益放大器

采用跨导线性化技术设计了一种具有指数增益特性的高线性中频可变增益放大器.该放大器由电流调节型可变增益单元、宽范围指数电压转换电路及固定增益放大器构成.基于0.25μm CMOS工艺的测试结果表明,放大器实现了8～48dB的增益连续变化,差分输出1V峰峰值下的三阶互调失真小于-60dBc,最大增益处噪声系数为8.7dB,50Ω负载下三阶输出截点为14.2dBm.     

红外焦平面阵列读出电路非线性的研究

在红外焦平面阵列读出电路中,非均匀性是限制其发展的主要瓶颈之一.优化读出电路的非线性可以改善焦平面阵列的非均匀性,提高红外系统的成像质量.文章主要对电容跨阻抗放大器(CTIA)型读出电路的非线性进行研究,包括该结构的积分放大器、复位管以及采样保持电路的非线性,并在理论分析的基础上提出了优化单元电路非线性的方法,设计了一个高线性的CTIA型单元电路.具体电路采用0.5μm DPTM CMOS工艺设计,仿真结果表明该单元电路功耗低,动态范围大,线性度高达99.87%.     

基于新颖CCCⅡ的电流模式采样保持电路设计

设计了一种新颖的第二代电流控制电流传输器（CCCⅡ）.该模块电路采用了CMOS复合管构成的跨导线性环结构,并通过外加偏置电流IB的方法来控制CCCⅡ X端的寄生电阻RX.当偏置电流源IB=10μA时,X端的寄生电阻RX=2.16kΩ,与理论值的误差只有1.32%.基于提出的CCCⅡ实现了一种电流模式的采样保持电路.基于TSMC 0.18μm CMOS工艺,采样时钟频率为100MHz时,该采样保持电路对正弦电流信号采样保持有着很高的采样精度,其正确性通过PSPICE的仿真结果得以验证.     

跨阻放大器的带宽扩展技术

提出了一种针对CMOS跨阻放大器的带宽扩展技术.基于此技术,采用应用于0.18μm 1.8V CMOS工艺,设计了一个RGC结构的跨阻放大器.仿真结果表明,该放大器具有66dB的跨阻增益,4.49GHz的带宽,输入等效噪声电流平均值为11.5pA/(Hz)～(1/2),该电路的功耗仅为15.4mW.     

基于平方根电路的电流模式乘法/除法器的实现

根据MOS管的跨导线性原理,设计了一个电流模式平方根电路.以该电路为基本模块,综合设计出一种新颖的电流模式乘法/除法器.采用TMSC 0.35 μm CMOS集成工艺,对设计出的电路进行PSPICE仿真测试.结果表明,提出的电路具有带宽宽、功耗低、线性度好等优点,可以作为一个基本模块在电流模式电路中使用.     

基于0．6μm CMOST艺的单片集成有源电感设计

采用0．6μm CMOS工艺实现了一种CMOS工艺单片集成有源电感的设计，其电路原理图由2个N型场效应晶体管和2个P型场效应晶体管构成，电感值可受直流偏置控制，占用面积小。仿真结果表明，该有源电感电路的工作频率范围为1MHz-IGHz，600MHz频率处电感的Q值达到26，等效电感值为400nH。     

一种新型的晶体管级改进Booth编码单元电路

文章提出了一种新的高速低功耗晶体管级改革Booth编码单元电路。该电路组合了CMOS逻辑电路和传递管逻辑电路，采用高速低耗XOR和XNOR电路，仅用了30个晶体管就实现了改进Booth编码。在0.35μm的工艺条件下，HSPICE的仿真结果表明，电源电压3.3V和频率100MHz条件下，该改进Booth编码电路的延迟为0.34ns，平均功耗为0.13mW。     

一种低噪声大动态范围跨阻放大器的设计

基于CMOS反相器结构跨阻放大器,提出了一种低噪声大动态范围跨阻放大器电路结构。对电路进行跨阻分析和噪声分析,从而指导电路设计。采用XFAB 0.6μm CMOS工艺提供的PDK,在Cadence SpectreS环境下进行电路设计、版图设计、仿真验证等。测试结果表明,该电路静态功耗为112 mW,最大跨阻增益为91.2 kΩ,带宽为146.7 MHz（-端）及168.4 MHz（＋端）,波形失真小。该电路已经运用到光接收机中,性能良好。     

采样保持电路中全差分增益提高放大器设计

介绍了一种全差分增益增强CMOS运算放大器的设计和实现。该放大器用于12位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路。为了实现大的输入共模范围,采用折叠式共源共栅放大器。主放大器采用开关电容共模反馈电路,辅助放大器则采用简单的连续时间共模反馈电路。该放大器采用CMOS 0.5μm工艺,电源电压为3.3 V。Cadence Spectre仿真结果显示,在负载为6 p F的情况下,其增益为99 d B,单位增益带宽为318 MHz,相位裕度为53°。     

恒定跨导Rail-to-Rail CMOS运放设计

设计了一种新型的低电压低功耗且跨导恒定的Rail-to-Rail CMOS运算放大器,输入级采用改进的最大电流选择电路结构,输出级采用推挽输出结构,其输入输出摆幅均为Rail-to-Rail,工作电压为±1.5V.整个电路采用BSM30.5μm CMOS工艺模型参数进行了HSPICE仿真,静态功耗仅为0.5mW,当电路驱动20pF的电容负载时,电路的直流增益达到78dB,单位增益带宽达到470MHz,相位裕度为59°.     

基于SOC应用恒定跨导Rail-to-Rail CMOS运算放大器

基于SOC应用,采用CSMC 0.5μm DPDM CMOS工艺,设计了一种恒定跨导的Rail-to-Rail CMOS运算放大器。该运算放大器采用平方根电路恒定输入级总跨导;同时运用Class AB推挽电路作输出级,获得高驱动能力和低谐波失真。在5 V单电源工作电压、30 pF负载电容和10 KΩ负载电阻情况下,经过Hspice仿真,运放的直流开环增益达到98 dB,相位裕度为65°,输入级跨导最大偏差低于17%。     

用于Sigma-Delta调制器的低电压跨导运算放大器

跨导运算放大器是模拟电路中的重要模块,其性能往往会决定整个系统的效果.这里设计了一种适用于高阶单环Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器.该跨导运算放大器采用经典的折叠式共源共栅结构,带有一个开关电容共模反馈电路.运算放大器使用SIMC 0.18 μm CMOS混合信号工艺设计,使用Spectre对电路进行整体仿真,仿真结果表明,负载电容为5 pF时,该电路直流增益可达72 dB、单位增益带宽91.25 MHz、相位裕度83.35°、压摆率35.1 V/μs、功耗仅为1.41 mW.本设计采用1.8 V低电源电压供电,通过对电路参数的优化设计,使得电路在低电压条件下仍取得良好的性能,能满足Sigma Delta调制器高精度的要求.     

一种差分式电容传感器读出电路及其前置放大器的设计

采用基于开关电容技术的CMOS电路，实现差分式电容微传感器的信号读出；阐述了这种电路结构的工作原理；分析了噪声特性，并提出了减小噪声的措施。分析了各晶体管尺寸对热噪声和1/f噪声的影响；并在设计时进行了折衷。采用3μm阱CMOS工艺参数对前置放大器进行了HSPICE仿真：放大器具有68nV／√H^2的输入噪声、84dB的开环增益、130dB的共模增益等优良的交、直流特性；电路还可以达到1fF的输入分辨率。     

能量回收阈值逻辑电路

通过把阈值逻辑应用在能量回收电路中,提出了一种新的电路形式——能量回收阈值逻辑电路(energyre-coverythresholdlogic,ERTL).阈值逻辑的应用,使ERTL电路的门复杂度大大降低,同时进一步降低了功耗.分别以ERTL电路和静态CMOS电路设计了4位超前进位加法器,两个加法器采用相同的结构.ERTL加法器逻辑电路的晶体管数目只占静态CMOS加法器的63%,与现有的能量回收电路相比,硬件开销减少.设计使用的是TSMC0.35μm工艺,分别在3V和5V工作电压下对电路进行Spice仿真.仿真结果显示,在实际的工作负载和工作频率范围内,ERTL电路的能耗只有静态CMOS电路的14%～58%     

CMOS宽带可变增益放大器

设计了一种CMOS宽带、低功耗可变增益放大器.在分析使用源极退化电阻的共源放大器高频特性基础上,通过加入频率补偿电容改变放大器的零极点分布,在不增加功耗的情况下扩展了带宽.分析了放大器在低增益下出现的增益尖峰现象并加以解决.使用跨导增强电路提高了放大器的线性度.两级可变增益放大器使用TSMC0.25μm CMOS工艺.仿真结果表明,放大器在3.3V电压下核心电路功耗为3.15mW,增益范围0～40dB;在负载为5pF电容时3dB带宽大于340MHz,输出三阶交调点高于3.5dBm.     

低功耗64×64 CMOS快照模式焦平面读出电路新结构

介绍了一个工作于快照模式的CMOS焦平面读出电路的低功耗新结构-OESCA(Odd-Even SnapshotCharge Amplifier)结构该结构像素电路非常简单,仅用三个NMOS管;采用两个低功耗设计的电荷放大器做列读出电路,分别用于奇偶行的读出,不但可有效消除列线寄生电容的影响,而且列读出电路的功耗可降低1 5%,因此OESCA新结构特别适于要求低功耗设计的大规模、小像素阵列焦平面读出电路采用OESCA结构和1.2μm双硅双铝标准CMOS工艺设计了一个64×64规模焦平面读出电路实验芯片,其像素尺寸为50μm×50μm,读出电路的电荷处理能力达10.37pC.详细介绍了该读出电路的体系结构、像素电路、探测器模型和工作时序,并给出了精确的SPICE仿真结果和试验芯片的测试结果.     

一种用于高速ADC的采样保持电路的设计

设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路.该电路采用电容翻转型结构,并设计了一个增益达到100dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA).利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内.通过仿真优化,该采样保持电路可用于10位,100MS/s的流水线ADC中.     

能量回收阈值逻辑电路

通过把阈值逻辑应用在能量回收电路中,提出了一种新的电路形式--能量回收阈值逻辑电路(energy recovery threshold logic,ERTL).阈值逻辑的应用,使ERTL电路的门复杂度大大降低,同时进一步降低了功耗.分别以ERTL电路和静态CMOS电路设计了4位超前进位加法器,两个加法器采用相同的结构.ERTL加法器逻辑电路的晶体管数目只占静态CMOS加法器的63%,与现有的能量回收电路相比,硬件开销减少.设计使用的是TSMC 0.35μm工艺,分别在3V和5V工作电压下对电路进行Spice仿真.仿真结果显示,在实际的工作负载和工作频率范围内,ERTL电路的能耗只有静态CMOS电路的14%～58%.