SoC设计中支持软硬件划分的虚部件库设计

在传统的软硬件协同设计中，硬件采用的是RTL描述(用硬件设计语言HDL描述)，而软件通常采用C或者C 语言进行描述，这种语言描述的不一致会加大协同验证仿真的难度，从而导致系统设计过程的反复。文章提出了一种基于WISHBONE总线协议标准的用SystemC语言描述的虚部件库设计与管理方法，可以降低SoC系统设计的复杂度，从而加快SoC系统设计的过程。     

基于TCSP的实时软件体系结构描述语言的实现

在分析现有软件体系结构描述语言在实时应用中不足之处的基础上，介绍了一种新的实时软件体系结构描述语言——RTADL的实现机制。该语言将TCSP和XML相结合，在保证可扩展性的基础上，可满足大型实时软件体系结构规格中对实时和并发特性说明的要求。     

数字电路基本逻辑运算的硬件语言描述与应用

将现代数字逻辑电路基本逻辑运算采用硬件描述语言描述。本文用Verilog HDL语言描述与运算、或运算和非运算,并给出了应用实例。将数字逻辑运算表示成硬件语言描述,具有格式统一、简洁的作用,便于阅读理解和修改。采用硬件语言描述方法更易于提高数字电路与系统设计能力,加强创新实践活动。     

C到VHDL的编译器设计与实现

近年来,微电子技术和超大规模集成电路技术发展迅速,电子系统设计的系统复杂度和异构度都不断加大。软件在系统设计中所占比例也越来越大。C语言适合对系统进行高层次的描述,VHDL语言适合抽象的硬件描述。C语言的系统描述经过软硬件划分之后,必须将硬件实现部分转换为适合于综合的VHDL语言。本文通过比较两种语言的差别,提出并实现适合表达C语言描述内容的VHDL结构形式。实验表明,本文提出的方案是正确和有效的,并能降低系统设计的复杂度和异构度。     

SoC中基于OCP-SystemC的虚部件库设计研究

在传统的软硬件协同设计中,硬件采用的是RTL描述(用硬件描述语言HDL描述),而软件通常采用C或者C++语言进行描述,这种语言描述的不一致会加大协同验证仿真的难度,从而导致系统设计过程的反复。文章提出了一种基于OCP-SystemC的虚部件库设计方法,将其应用在设计实现的SOC-CDE软硬件协同设计环境中。在虚部件库设计中,使用SystemC来描述虚部件的功能(行为),同时采用OCP协议对虚部件进行接口和性能方面的封装,以满足利用软硬件划分的结果所构建的虚部件级SoC系统仿真与评价的需要。     

基于问题模式的形式化软件规格说明生成方法

精确的形式化软件规格说明是软件描述、开发与验证的基础,而工业界普遍使用非(半)形式化的表示定义与描述用户需求,如何由非(半)形式化的用户需求生成形式化软件规格说明是需求工程的难点之一.将设计模式的概念进行扩展,定义了问题模式,提出了一种基于问题模式形式化软件规格说明生成方法.该方法从结构化自然语言SNL描述的高层问题需求出发,通过选择知识库中的问题模式逐步精化得到各个新的子问题对应的形式化规格说明,之后对各个子问题组合并进行优化以得到最终的形式化规格说明.进一步,使用模型精化演算的原理与概念给出了该生成方法的理论基础.采用算法程序领域作为研究对象并使用Radl语言作为形式化规格说明语言.通过算法程序领域中的典型实例对这一方法进行了详细的描述,实际效果表明该方法能有效地生成高质量形式化规格说明.     

基于SystemC的嵌入式系统设计

本文提出了一种基于SystemC的嵌入式系统设计方法，SystemC是OSCI（Open SystemC Initiative)组织制定和维护的一种开放源代码的C＋＋建模平台，提供支持硬件建模和仿真的C＋＋类库及相应的仿真内核，SystemC消除了一直存在于系统级设计和硬件设计之间的语言隔阂，支持在整个嵌入式系统设计流程内使用C＋＋来统一描述硬件和软件，基于C＋＋的系统功能定义能够方便有效地映为硬件实现部分和软件实现部分，该方法同传统的设计方法相比更加灵活和有效。     

VHDL语言在数字电路教学中的应用

VHDL作为一种新型的硬件描述语言,主要用于数字电路与系统的描述、模拟和自动设计,是当今电子设计自动化(EDA)的核心技术。文章通过十六位计数器的实例介绍了用VHDL语言设计数字系统的流程和方法,并通过仿真实现预定目的。实践证明,VHDL语言在数字系统设计中具有硬件描述能力强,设计方法灵活等优点,从而降低了数字系统设计的难度,提高了工作效率。     

代数规格说明及其转换系统

本文讨论从规格说明到高级语言程序的自动转挟,尤其是基于知识的转换.首先给出一种基于抽象数据类型的代数规格说明语言AAA;然后介绍作者设计并实现的一个实验性自动转换系统.该系统接受AAA语言描述的规格说明,通过不断选用适当的转挟规则,逐步将此规格说明转换成可执行的LISP语言的程序.     

具有空间连续行为的微型压力传感器系统级建模

大多数MEMS器件(如梁、膜等)的动态特性方程为偏微分方程,因此建立对应组件的可重用参数化行为模型是一个难题.本文通过有限差分法把偏微分方程转化为常微分方程组,然后采用混合信号硬件描述语言进行描述,解决了该问题.针对电容式微型压力传感器,专门考虑膜片的空间连续行为以及结构、静电力的耦合作用,建立了包含接口电路在内的系统模型,据此进行了动态行为仿真.通过结果对比,验证了方法的实用性.相对于通用的参数化组件模型,当前MEMS商业化软件多采用逐个器件进行宏模型抽取的方式实现系统级建模和仿真.     

A class of high level languages for process control

An abstract notational system can serve as a model for the investigation of high level programming languages that explicitly support the monitoring and control of parallel events, provide data types at the bit level and allow real-time interaction between user and process. Run-time mechanisms that support the execution of programs in the notational system chosen on specific hardware can also be identified. A software tools environment can be designed to provide high level languages and runtime support for process control in a way that encourages portability among different hardware configurations.     

用Verilog HDL进行FPGA设计的一些基本方法

随着FPGA技术和自动设计工具的进步．数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计、Verilog HDL作为一种流行的硬件描述语言．在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用Verilog HDL进行FPGA设计和优化的一些实用方法．最后还介绍了IP核复用技术在FPGA设计中的应用。     

浮点加法的SystemC设计

以IEEE754标准格式中的单精度格式为标准,进行浮点加法器的设计。SystemC作为一种基于C 语言的新型硬件设计语言比较原有的HDL语言在系统级建模、软硬件协调设计方面更具优势,因此也更适用于SoC的设计建模。通过对浮点加法流程的分析,以其算法设计和结构映射为例,对浮点加法步骤加以讨论,得出合适于标准格式的设计,并结合如何应用SystemC进行系统设计,给出浮点加法器部分模块的SystemC描述。     

使用SystemC2.0进行SoC设计建模仿真

系统级建模是大规模集成电路设计的一个重要阶段,它实现了设计从文本规范向功能实现的过渡,传统方法中一直使用硬件描述语言(HDL)来完成系统级建模,其弊端在于建模的效率低不适应如今SoC设计的要求。SystemC作为一种基于C 语言的新型硬件设计语言较已有的HDL语言在系统级建模、软硬件协调设计方面更具优势,因此也更适用于SoC的设计建模,该文介绍了SystemC的最新版本SystemC2．0的使用特点以及如何利用其进行SoC顶层设计的方法,并通过对一个短消息平台的建模实例说明如何具体使用SystemC2．0,通过与传统方法的比较可以得出结论,SystemC可以迅速有效地实现SoC系统级的建模。