FPGA和DSP间基于SRIO的高速通信系统设计

现代信号处理系统通常需要在不同处理器之间实现高速数据通信,SRIO协议由于高效率、低延时的特性被广泛使用.本文研究了在FPGA和DSP两种处理器之间实现SRIO协议的方法,并通过电路设计和利用处理器的开发工具编程实现了两种处理器间的高速通信.经测试,该系统具有较高的传输效率.     

SRIO设备互操作性测试流程及平台构建

为实现串行RapidIO(SRIO)高速总线测试方法,分析SRIO设备互操作性测试的基本原理和测试流程,研究官方提供的测试案例技术细节。介绍测试的软硬件平台,讨论用户自行开发平台时需要考虑的问题。根据理论分析,采用相关软件进行测试实验。结果验证了该思路的可行性,为建立更加完整的SRIO测试方法提供保障。     

基于SRIO的多DSP并行信号处理系统

利用SRIO作为系统内部互联总线,以集成了SRIO接口的TMS320C6455为核心处理器,设计一种多DSP并行信号处理系统.该方案不仅有效解决系统连接的瓶颈,而且实现拓扑结构可重构,大幅度提高了系统的信号处理能力.该文分析该系统的设计思路,给出硬件结构,并结合实际应用验证了该系统的高带宽、可重构特点.     

基于多处理器的高速RapidIO

在典型的嵌入式系统中,系统内不同组件之间的通信速率成为制约嵌入式系统性能的瓶颈。针对传统共享总线遇到的困难,通过分析高速串行RapidIO(SRIO)接口协议及其应用,研究SRIO在多处理器系统互连中的应用及基于SRIO的加载技术。利用该协议实现的多DSP读写操作的速率达到每通道3.125 Gb/s,效率达到86%,DSP可通过SRIO实现加载。     

Synopsys的SRIO controller FPGA原型验证方法

包含SRIO接口的高性能处理器已广泛应用于航空航天通信系统，因此SRIO高速接口功能与性能的验证是系统设计的关键，同时设计可靠完备的验证平台对芯片SRIO controller的原型验证至关重要。本文基于对RapidIO协议的理解，搭建了Synopsys的SRIO controller+Xilinx Transceivers Wizard core FPGA原型验证平台完成对SRIO协议以及功能的验证。测试结果表明，所提的FPGA原型验证平台为芯片设计中的SRIO提供了一种高效的原型验证手段。     

基于SRIO传输的高速时钟电路的优化设计

随着系统电路工作频率的不断越高,在应用中对系统互连和电路间的时钟提出了更高的要求。针对在某信号处理系统的设计中,在测试中偶尔出现SRIO链路异常问题,对高速时钟的参数进行了深入分析,发现了时钟信号受到热噪声的影响引起时钟抖动,会导致SRIO链路断开。提出了增加时钟信号的过渡斜率的优化方案,改善了时钟信号的品质,试验证明系统工作稳定可靠,达到了预期效果。     

SRIO与RS422的高速数据存储系统优化设计

在飞行试验中,为解决高速大容量数据在存储过程中出现的SRIO协议断链不重连以及传输可靠性差的问题,提出以FPGA为控制核心的SRIO与RS422相结合的数据存储系统的优化设计。通过实时监视SRIO链路的连接状态标志位并加入了断链重连机制实现断链再恢复,极大增加了数据存储的可靠性。在利用RS422接口电路接收遥测控制信号及状态反馈时,串口增加多次采样判决设计消除受到的外界强干扰,极大提高了系统接收遥测指令的精确度。在多次试验验证下,该优化设计能够实现无误码状态数据反馈和精确接收遥测指令,提高了SRIO链路的传输可靠性,实现了高速、大容量光纤数据的可靠性存储。     

信号处理系统高性能网络关键技术的研究

新型通用嵌入式信号处理系统是基于分组交换网络实现的。在嵌入式系统中,其中一个关键的问题是设计高性能和高可靠性的分组网络,解决多个处理器高速互连,进一步提高信号处理系统的整体性能。RapidIO协议是商业联盟协会为了解决嵌入式系统高速互连的问题于2001年3月提出的,该文根据协议的要求和应用范围,以及信号处理系统的特点,将该协议用于解决信号处理系统高速互连的问题,提出了一种能适用于RapidIO分组交换网络不同拓扑结构的路由策略,最后运用概率模型对此分组交换网络的一些性能进行了比较详细的分析。该文通过对实现RapidIO协议关键技术的研究和对系统性能的分析,对建立基于RapidIO协议的通用高速信号处理系统具有重要的意义。     

高速数据交换的FPGA实现

针对数字信号处理系统前端数据采集与后端信号处理之间的数据流传输效率问题,介绍了基于RapidIO协议和Aurora协议在FPGA上实现高速数据交换的设计方案。该交换模块采用Aurora协议与光纤传输结合实现高速数据采集的点到点通信,并利用RapidIO协议的高效率解决数据高速交换问题。验证结果表明该方法在数据传输效率上达到了预先设计指标,其对提高数字信号处理系统处理带宽、改进系统性能具有较大的意义。     

多核DSP和FPGA之间的高速SRIO通信

在高速采样系统中,大量数据需要实时传输到处理器.尤其是系统中存在多个处理器协同工作,就需要高速的总线来交换数据.SRIO总线由于存在连线少、传输速度高等优点,使用较为广泛.本文介绍了多核DSP和FPGA之间使用SRIO进行数据交换的软硬件设计方法,在不同数据需求下,介绍了FPGA将数据直接传输到DSP的DDR3、片内RAM或者多核的共享RAM中.本文研制了硬件系统,给出了各种方式的软件操作方法和实际硬件平台验证,SRIO传输速率达到4 Gbps.