基于ARINC 659的FPGA原型验证平台的构建与实现

依据ARINC 659协议的芯片设计中复杂功能逻辑的验证需求,提出了一款用于验证ARINC 659芯片逻辑功能的FPGA验证平台,全面论述了ARINC 659验证平台的构建以及ARINC 659芯片FPGA原型验证的全过程.实验结果表明,该验证平台能较为充分,全面地验证ARINC 659芯片的逻辑功能,提高了验证效率,缩短了芯片开发中的验证周期.     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

无源高频RFID芯片的FPGA原型验证平台设计

利用Xilinx的FPGA设计了一个FPGA原型验证平台,用于无源高频电子标签芯片的功能验证。主要描述了验证平台的硬件设计,解决了由分立元件实现模拟射频前端电路时存在的问题,提出了FPGA器件选型原则和天线设计的理论模型。同时,给出了验证平台的测试结果,通过实际的测试证明了验证平台设计的正确性和可靠性。该验证平台有力地支撑了RFID芯片的功能验证,大大提高了标签芯片的投片成功率。     

串行RapidIO验证模型

片上系统设计中大量使用IP核,其验证是整个系统设计的关键.串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度.该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台.     

一款多核处理器FPGA验证平台的设计与实现

高性能处理器设计日趋复杂,为了缩短验证周期,降低研制风险通常需要在流片之前进行基于现场可编程门阵列(field programmable gate-array,FPGA)原型验证平台的软硬件协同验证.随着处理器多核化的发展,FPGA原型验证平台的实现变得越来越具有挑战性.介绍了一款高性能多核微处理器FPGA验证平台的设计与实现方法,详细阐述了该FPGA验证平台采用的母板/子板总体架构、分片策略、时分复用实现技术及I/O接口实现方法.该平台具有良好的可扩展性,能够方便灵活地实现目标芯片在各种规模和配置下的FPGA验证,用于在流片前对目标芯片进行功能正确性验证和性能评估.经过该FPGA平台验证的目标芯片,首次流片返回的芯片能成功运行操作系统和各种应用程序,实现了一次流片成功的目标.最后对该FPGA验证平台的应用前景进行了分析总结.     

基于RISC-V的NoC配置管理单元设计及验证

为解决NoC协议芯片内部各个IP的初始化配置功能以及NoC芯片内部状态检测问题，设计芯来ICB总线转接AMBA总线的协议转换桥，基于芯来E203搭建配置管理单元与NoC芯片不同IP进行互连，从而实现NoC芯片的初始化配置以及管理工作，并从模块级、系统级以及FPGA原型3方面对系统进行验证。验证结果表明，配置管理单元系统的正确性扩大了芯片的应用范围。     

基于UVM和C语言验证JTAG调试协议的研究与实现

芯片验证中，JTAG协议功能的好坏决定了芯片流片回来后是否具有可调试状态。多数情况下是编写一段既冗长且不易维护的TestBench代码进行验证；有些情况依赖FPGA原型验证手段去验证JTAG协议，但在该情况下，一些模块需进行FPGA资源替换，无法保证与RTL级网表一致，可能导致流片后回来的芯片JTAG调试不通。针对这些情况，结合UVM方法学的通用性和C语言的便利性，提出一种基于UVM和C语言联合验证JTAG调试协议的实现方法。UVM搭建验证JTAG协议的框架，C语言侧编写测试用例，用例通过调用UVM侧实现的芯片JTAG接口驱动时序的方法来到达实现C语言验证芯片JTAG协议的结果。     

RapidIO IP核的验证方法研究

串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的,是未来十几年中嵌入式系统互连的最佳选择之一.在以RapidIO为接口的SOC设计中,对RapidlO IP核的验证是其基础.基于对RapidIO协议的理解,研究了RapidlOIP核功能验证的方法、验证平台的搭建以及验证侧试过程的实施,提出了虚拟平台验证与FPGA原型验证相结合的验证方法.该验证过程搭建了可靠的验证平台,为RapidlO IP核的可靠工作提供了保证.文中的研究工作,从验证思路和方法上对于类似设计的验证具有一定的参考价值.     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

FPGA的光纤通道接口控制芯片设计

为了满足存储网络和下一代航空电子系统对光纤通道网络的需求,提出了一种新的光纤通道网络接口控制芯片的设计方案。用Verilog实现了接口控制芯片的RTL设计并完成了功能仿真和验证,通过嵌入式Power PC完成了接口控制芯片的控制软件设计。以Xilinx公司的Virtex—II Pro系列FPGA为平台,实现了接口控制芯片原型。     

龙腾Stream流处理器验证

芯片设计复杂度的提高迫切地需要先进的方法学以应对巨大的验证工作量。通过开发基于System Verilog的覆盖率驱动的自动化验证平台,对龙腾Stream流处理器的指令集进行了功能验证。实验结果表明,该验证平台提高了验证效率和功能覆盖率,具有良好的重用性和可移植性。搭建FPGA原型验证系统对流处理器的功能和系统性能进行了评测,并提出了优化流处理器加速性能的方法。     

FMQL平台多节点多协议的SRIO总线技术

随着航空电子领域技术的不断发展以及对内部总线速率要求的不断提升,SRIO总线在其中承担着越来越重要的角色,多种处理器(如PowerPC、DSP等)均具备实现SRIO节点的功能,但这些处理器无法满足国产化需求。上海复旦微自主研发的FMQL系列可编程融合芯片得到了广泛应用,但其不具备完备的SRIO总线实现方案。本文基于FMQL平台研究了支持多协议混合收发的SRIO总线技术,同时使得单芯片可提供16个SRIO节点,每个节点可以与32个其他节点进行通信,并搭建了硬件测试环境,验证了本技术的可靠性与稳定性。     

基于FPGA的SoC/IP验证平台的设计与应用

采用Altera公司CycloneII系列的FPGA设计了一个基于片上总线的SoC原型验证平台,并将VxWorks嵌入式操作系统应用于此平台,通过软硬件协同验证方法,验证了平台的可靠性。该平台在CF卡及通用智能卡SoC芯片验证中得以应用。     

基于固件的系统芯片协同验证平台

使用FPGA进行全系统仿真是验证基于平台设计的系统芯片(SoC)的有效手段,但FPGA原型验证一方面须等待硬件设计完成编码,另一方面FPGA全系统环境下的硬件设计错误定位耗时,验证周期较长.为更早展开系统级验证工作并缩短验证周期,提出一种基于固件的协同验证平台-FCVP.FCVP在FPGA上基于固件模拟待测硬件设计和系...     

SRIO在高速信号处理系统中的应用分析

笔者介绍了高速总线协议RapidIO及其串行版本SRIO协议,简述了高速信号处理系统中常用多核DSPC6678的SRIO模块,分析了SRIO架构在嵌入式高速信号处理系统中的优势,并从应用场景,软硬件设计等方面分析了与其他几种高速总线协议PCI,HyperLink的异同。最后着重介绍了带有SRIO交换芯片CPS1848的复杂SRIO系统设计方案,并给出了简单的设计框图。     

基于混合原型平台的UARTIP核设计与验证

传统的软硬件设计方法已无法满足So C快速验证的应用需求。针对此现状,阐述了虚拟平台与硬件平台相结合的混合原型验证技术,主要介绍了UART IP混合验证方案,分析了UART IP核协议、功能模块设计以及FPGA平台搭建,最后通过构建虚拟平台和编写测试脚本,对IP核进行混合原型验证。验证结果表明,该IP核复用性好,完全可以应用于So C设计中。     

基于TestCenter的仪表转接机制设计与实现

随着包处理芯片设计的需求不断扩大,芯片验证环节的复杂性和难度的提高.一个完整芯片的验证过程会涉及到虚拟功能模型,寄存器传输级RTL,FPGA原型验证不同类型.在进行虚拟功能模型和RTL的验证时会以虚拟仪表的方式进行数据包收发的驱动,FPGA原型验证则以真实仪表的方式进行数据包收发驱动.一旦测试场景发生改变,需要重新编写...     

AS5643协议处理FPGA的仿真验证

现代FPGA设计中,仿真验证是证明FPGA设计能正确实现其功能的过程,是保证FPGA设计质量的有效手段之一。文中在分析AS5643协议的基础上,搭建了有效可靠的虚拟验证平台,重点研究了虚拟验证平台的构建方法,并开发相应的功能模型和测试用例。通过把这些功能模型挂接在FPGA的外部接口上,将初始化信息写入到相应的寄存器和配置DPRAM中,达到模拟FPGA的工作过程来进行各项测试工作。该验证平台适用于AS5643协议处理专用FPGA,验证方法提高了验证效率,缩短了整个设计验证周期。     

PCI协议接口的设计及验证

本文从设计角度总结了微机系统中PCI总线的特点，设计了一款包括配置空间和I／O空间的PCI接口芯片．并通过FPGA器件进行读写验证．通过实现PCI协议的重要子集．验证了用FPGA器件进行PCI接口设计的简易可行性，为进一步实现更多更全的协议功能奠定了坚实基础。     

一种多核处理器直连接口QoS的设计与验证

多核处理器直接互连构建多路并行系统,一直是提高高性能计算机并行性的主要方式。主要研究多核处理器直连接口的QoS设计,通过直连接口完成跨芯片的Cache一致性报文有效、可靠传输,实现共享主存的SMP系统。详细阐述了直连接口各个协议层的QoS设计的关键技术,基于UVM方法学构建了可重用验证平台,模拟验证了QoS设计的正确性,移植到FPGA原型验证平台,顺利通过了测试。深入研究和实现处理器芯片直连技术,是提升高性能多路服务器的主流方向,具有良好的应用和研究前景。