通过分析代码覆盖提高功能覆盖率的验证输入自动生成方法

覆盖率驱动的验证是功能验证的重要方法,但功能覆盖定义的主观性和手工调整验证输入的冗长过程都极大地影响了覆盖率驱动验证的效率.文中分析了代码行覆盖次数与功能覆盖率的内在联系,建立了基于代码行覆盖次数的概率模型,提出一种新的通过分析代码覆盖提高功能覆盖率的验证输入自动生成方法--FOCDGAG.通过代码行覆盖次数计算验证输入序列的适应度,选取对提高功能覆盖率贡献较高的输入序列,使用遗传算法自动生成新的输入序列组.实验结果表明,采用FOCDGAG时不需要功能覆盖信息,可以将全随机输入生成的功能覆盖率收敛速度提高10倍以上,将约束随机输入生成的功能覆盖率收敛速度提高20倍以上.     

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。     

基于类定向测试的多制式视频后处理芯片验证

为加快多制式视频后处理芯片的验证进度,以约束随机化和功能覆盖率收敛技术为指导,提出基于类定向测试的芯片验证方法,给出定向测试中的权重修正过程。仿真实验结果表明,该方法能够提高覆盖盲点被击中的概率、减少重复配置,使输入输出制式覆盖率快速收敛,验证效率比传统方法提升60%~70%。     

TURBO51嵌入式微处理器功能验证

首先介绍了TURBO51嵌入式微处理器的基于分支预测和动态执行结构设计与设计背景及目前验证的发展状况,即形式验证、模拟仿真和硬件加速仿真, 然后介绍了TURBO51设计验证所采用的步骤和每个阶段的任务及通过准则,即首先同步定义文档功能时序设计及验证策略,再进行RTL仿真并达到覆盖率和代码检查并给出覆盖率结果,然后进行FPGA验证,最后进行门级仿真.给出了错误的累计过程,显示TURBO51的设计验证中错误收敛快,在RTL仿真前已排除大部分严重错误,FPGA验证前已排除全部严重错误和99%的其它错误,确保了TURBO51的一次流片成功.但另一方面,在验证中使用配置约束的自动随机指令序列还需加强.     

一种面向微处理器验证的分层随机激励方法*

针对日趋复杂的微处理器功能验证,提出一种基于分层思想的受限随机激励产生方法,通过测试层、场景层、功能层和指令层的多层约束,实现随机激励在不同粒度范围的高度可控性,精炼测试空间,加快验证的收敛速度。采用可配置的功能库,将处理器功能行为单元作为随机激励的构建基础,产生逻辑功能与通信接口结合的随机激励,实现系列处理器的验证复用。CKCore处理器验证的实验结果表明,该方法与受限随机激励相比,在功能覆盖率相同的情况下,激励编写量减少60%;在仿真时间相同的情况下,功能和代码覆盖率分别改善10%和5%以上,有效提高处理器验证的质量和效率。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

基于UVM的远程控制FPGA一体化闭环仿真验证平台

远程控制FPGA是卫星执行地面指令和转发地面数据的核心部分,必须对其进行全面验证,避免存在设计隐患。本文以远程控制FPGA为被测件,使用目前最先进性的通用验证方法学UVM建立了一体化闭环仿真验证平台。该验证平台具有带约束收敛的测试向量随机生成和自动检查输出结果正确性功能,实现了功能覆盖率检测,能有效提高远程控制FPGA验证的效率和质量,较好的满足了验证需求。     

基于约束求解的微处理器功能验证程序生成

针对伪随机方法生成微处理器功能验证程序缺乏完备性、灵活性的问题,构建一种用于生成验证程序的C++约束函数库。以微处理器指令系统为对象,以约束满足问题的数学模型为理论依据,结合用户验证需求,利用约束函数库生成功能验证程序。验证结果表明,该方法开发验证程序简单、高效,加快了验证收敛速度。     

基于SystemC和ISS的软硬件协同验证方法

随着SoC的出现和发展，软硬件协同验证已经成为当前的研究热点。本文对传统的基于ISS的软硬件协同验证方法进行改进，提出了一种基于SystemC和ISS的软硬件协同验证方法。该方法使用SystemC分别对系统进行事务级、寄存器传输级的建模，在系统验证早期进行无时序的软硬件协同验证，后期进行时钟精确的软硬件协同验证。并对仿真速度进行了优化。同传统的基于ISS的软硬件协同验证方法相比，该方法保证了软硬件的并行开发，且仿真速度快、调试方便，是一种高效、高重用性的软硬件协同验证方法。     

一种应用于SoC的总线系统模拟验证方法

提出一种基于模拟仿真和覆盖率分析的方法．通过前期使用带约束的随机测试向量进行模拟仿真、在达到一定覆盖率后进行覆盖率分析、然后手工生成测试向量提高覆盖率的方法,对一款SoC芯片的总线系统进行验证,有效地减少了验证仿真所需时间,得到了预期的验证结果．     

基于FPGA的AVS视频解码芯片验证平台设计

针对AVS视频解码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证,从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器,可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证,其结果证明了该验证平台的正确性和可靠性。     

Verification of Embedded Systems Based on Interval Analysis

The latest versions of the “International Technology Roadmap for Semiconductors” (ITRS) highlight that verification has changed from playing a relatively minor supporting role in the design process to becoming the dominant cost. This situation is the result of the exponential growth of the functional complexity of designs and the historical emphasis of CAD tools in other areas of the design process such as automatic synthesis or place-and-route. The problem is even worst in embedded systems that normally integrate functionally complex hardware and software parts. This work presents a new verification technique based on interval analysis that can handle embedded designs described at behavioural level. The proposed technique is able to verify assertions that the users insert in software and hardware tasks. It shows very promising results in systems that cannot be efficiently verified with other tools (e.g. data-dominated designs).     

An environment for formal verification based on symbolic computations

We present an environment for formally verifying hardware, based on symbolic computations. This includes a new concurrency model, called the combinational/sequential or C/S concurrency model which has close ties to hardware. We allow fairness constraints and describe methods for specifying them and for formally verifying in their presence. Properties are specified by either CTL formulae or edge-Rabin automata. We give algorithms, in the presence of fairness constraints, for model checking CTL or for checking that the language of our system is contained in the language of a property automation. Finally, techniques are given for hierarchical verification and for detecting errors quickly (early failure detection).     

微处理器功能验证方法研究

微处理器验证是微处理器设计的关键环节。该文探讨了微处理器模拟、硬件仿真、形式验证等方法的原理、特点和适用场合,提出了进行多层次微处理器功能验证的总体思路。     

Combining Software and Hardware Verification Techniques

Combining verification methods developed separately for software and hardware is motivated by the industry's need for a technology that would make formal verification of realistic software/hardware co-designs practical. We focus on techniques that have proved successful in each of the two domains: BDD-based symbolic model checking for hardware verification and partial order reduction for the verification of concurrent software programs. In this paper, we first suggest a modification of partial order reduction, allowing its combination with any BDD-based verification tool, and then describe a co-verification methodology developed using these techniques jointly. Our experimental results demonstrate the efficiency of this combined verification technique, and suggest that for moderate–size systems the method is ready for industrial application.     

Embedded Software Verification Using Symbolic Execution and Uninterpreted Functions

Symbolic simulation and uninterpreted functions have long been staple techniques for formal hardware verification. In recent years, we have adapted these techniques for the automatic, formal verification of low-level embedded software—specifically, checking the equivalence of different versions of assembly language programs. Our approach, though limited in scalability, has proven particularly promising for the intricate code optimizations and complex architectures typical of high-performance embedded software, such as for DSPs and VLIW processors. Indeed, one of our key findings was how easy it was to create or retarget our verification tools to different, even very complex, machines. The resulting tools automatically verified or found previously unknown bugs in several small sequences of industrial and published example code. This paper provides an introduction to these techniques and a review of our results.     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

基于ARM9嵌入式系统的掌纹识别系统的实现

掌纹识别技术是一种新兴的生物识别技术,是近年来生物识别研究的热点。介绍了一种掌纹识别算法在ARM9嵌入式系统上的实现方案。介绍了系统的各部分组成,包括基于排序测度的掌纹识别算法、嵌入式系统的软件设计和硬件设计。针对算法在嵌入式系统上实现的困难,提出了提高算法速度的解决方案。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.