基于CSD方法滤波器的FPGA优化设计

在高速信号处理中，特别是在大时宽带宽积条件下，高速雷达信号的数字正交采样和脉冲压缩包含大量的乘加运算，运算量非常大，使用DSP芯片实现需多片处理完成，使系统的工作延迟大、成本高、功耗大、调试困难。文中采用CSD（Canonic Signed—Digital）算法的思想，实现数字正交采样和脉冲压缩滤波器算法优化，可显著降低运算量，使用可编程逻辑器件迅速快捷完成系统的硬件设计，并用Ahera公司的FPGA芯片进行了验证，最后给出了结果比较和分析。     

MP3编码量化模块的改进

MP3是应用最广泛的一种音频格式,MP3解码芯片已发展成熟,却很少有实时编码器产品。这是因为MP3编码算法的运算量远大于解码算法,而量化模块在编码算法中占很大的比重(38．2％),为实现便携式设备的MP3实时编码,有必要对量化模块进行改进来降低运算复杂度。在分析了现有的一些改进方法后,提出了在外循环中限制量化频带以滤去高频信号,计算比例因子初值以减少循环次数;内层循环中计算量化因子初值后自适应调整步长的方法。在获得良好音频质量的同时将量化模块运算量减少到标准算法的6％,使得整个编码算法的运算量降低到标准算法的64％,配合简化声学心理模型和分析滤波器组快速算法,可在单片DSP或ARM上实现MP3实时编码。     

基于DSP的语音信号采集系统研究与设计

设计了一种基于DSP的语音信号采集系统,并根据设计思路分别给出了系统各模块的功能和实现方式。该系统能够完成对音频信号的实时采集和数字处理,还具有存储、与上位机进行串口通信等功能     

基于DSP的FIR数字滤波器的实现

在数字信号处理应用中,滤波占有十分重要的地位,如对信号的过滤、检测、预测等,都要广泛地用到滤波器。文中研究了FIR滤波器窗函数算法的基本思想给出了在定点DSP芯片上实现FIR数字滤波器的设计方法,并给出了仿真结果。     

基于CSD算法的高阶FIR滤波器优化设计

在通信或雷达领域的高速实时信号处理中，通常包含大量的高速高阶FIR滤波器的设计。例如在雷达信号处理中，要进行数字正交采样和脉冲压缩器的设计，要求滤波器速率高，阶数大，运算量非常大。若使用DSP芯片则需多片处理完成，使得系统的工作延迟长、成本高、功耗大、调试困难。该文根据CSD（Canonic Signed—Digital）算法的思想，实现了高阶高速FIR滤波器的优化设计。该算法可显著降低算法的运算量，可用可编程逻辑器件迅速快捷地完成系统的硬件设计。文中举例用Altera公司的FPGA来实现数字正交采样和脉冲压缩滤波器算法优化，进行了实验验证，最后给出了结果比较和分析，证明这对基于FPGA的高阶FIR滤波器的设计有实际意义。     

数字正交采样和脉压的高效算法及实现

在高数据采样率,特别是大时宽带宽积条件下,时域的数字正交采样和脉冲压缩包含大量的乘加运算。用一种新算法在频域实现数字正交采样和脉压可显著降低运算量,并在保证性能不损失的前提下．优化算法,进一步减少运算量,并采用通用并行DSP完成系统的硬件设计。     

基于Hilbert变换的BFSK非相干解调

频移键控（FSK）具有易实现、鲁棒性强等优点,在数字通信系统中得到广泛应用。文中对数字正交相乘解调原理进行了简要介绍,针对所设计系统难以准确得到相移π/2的延时信号,采用Hilbert变换实现整个频带内的信号精确的π/2相移。并给出了误码率数值曲线,仿真结果表明：该算法具有较强的鲁棒性,便于用DSP芯片实现等特点,优于传统的非相干BFSK解调器。该算法应用到DSP系统实时解调32路BFSK信号,运行效果良好。     

基于ADSP-TS101S的多芯片数字信号处理系统的实现方案

本文是基于ADSP-TS101S的多芯片数字信号处理系统的实现方案。该系统应用于某雷达的信号处理机。文中首先介绍了多片TigerSHARC DSP芯片构成的信号处理系统组成；其次估计系统的运算量，所需计算时间；最后具体说明了CPLD产生复位信号及并一串转换功能实现的方法。     

基于DSP的数字信号源软件设计

介绍使用ADSP21160高速数字信号处理(DSP)芯片,实现数字信号源的程序设计;分析使用DSP实现数字信号源的可行性,介绍仪器设备中常用的部分信号形式,列出CW,LFM信号的数学公式,给出工程文件的建立和程序设计流程图,以及在实际应用中注意事项,利用ADSP21160的Simulator仿真软件的plot画图功能,画出程序运行产生的部分波形,说明使用DSP设计数字信号源是完全可行的,比模拟信号源有明显的优越性,修改方便、使用灵活,根据不同的算法就可以产生不同的信号。该文应用ADSP21160数字信号处理器软件实现了CW,LFM信号在不同包络中形成的复杂窄脉冲和多脉冲数字信号源。     

音频编解码器TLV320AIC23与CPLD接口设计

介绍了音频编解码器TLV320AIC23芯片的功能,相关寄存器的设置和采样率的选取,通过分析提出了用CPLD代替DSP,进行TLV320AIC23与CPLD的接口设计,实现数字语音设备学生机终端的A/D及D/A转换。     

基于ARM+DSP的数字搓盘机的设计与实现

设计并实现了一款基于ARM和DSP的数字搓盘机。该数字搓盘机不但实现了传统模拟搓盘机的各项功能，而且增加模拟搓盘机无法实现的变速不变调等功能。该数字搓盘机支持CD／CD—R／CD—RW光盘、USB141存盘等存储设备，支持CD—DA，MP3，AAC，WMA，WAV等多种音乐格式．完全满足了DJ（Discjockey，可理解为搓动唱片的音乐人）的操作需要。     

音频信号高速率采样中混沌实时加密的实现

通过对音频信号高采样率采样过程中实时加密的研究,提出了一种结合异或运算和循环移位操作的双重置乱混沌加密算法,对高采样率音频信号进行加密和信息掩盖.加密序列和循环移位序列均由混沌系统产生,整个过程在数字信号处理器(DSP)平台进行了验证.此方法运算速度快,安全性高,易于在嵌入式系统中进行应用.     

CORDIC-based VLSI architectures for digital signal processing

The evolution of CORDIC, an iterative arithmetic computing algorithm capable of evaluating various elementary functions using a unified shift-and-add approach, and of CORDIC processors is reviewed. A method to utilize a CORDIC processor array to implement digital signal processing algorithms is presented. The approach is to reformulate existing DSP algorithms so that they are suitable for implementation with an array performing circular or hyperbolic rotation operations. Three categories of algorithm are surveyed: linear transformations, digital filters, and matrix-based DSP algorithms     

远场激光能量的多通道同步测量系统设计

设计了一个基于DSP的远场激光能量多通道同步测量系统.系统采用DSP芯片TMS320F2812作为核心数字信号处理器,结合CPLD控制A/D转换芯片采集信号并完成数字信号阈值判别、寻峰、数据处理等任务,从而提高了系统的处理速度和处理能力,满足了实时处理入射激光信号的要求.     

A new DSP-oriented algorithm for calculation of the square rootusing a nonlinear digital filter

A high-speed algorithm for calculating the square root is proposed. This algorithm, which can be regarded as calculation of the step response of a kind of nonlinear IIR filter, requires no divisions. Therefore, it is suitable for a VLSI digital signal processor (DSP) which has a high-speed hardware multiplier but does not usually have a high-speed hardware divider. The convergence properties of the algorithm are analyzed and used to develop a practical implementation of the procedure. It is implemented on the commercially available DSP (TM320C25) and is compared with the Newton-Raphson method. The proposed algorithm has two advantages over the Newton-Raphson method: higher execution speed and smaller calculation error     

基于FPGA和DSP的高速图像处理系统

为了提高图像处理系统的高性能和低功耗,提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统,其中DSP为主处理器,负责图像处理,而FPGA为协处理器,负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水,同时借助于单片双口RAM(CY7C025AV-15AI)完成两者的通信,比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其他的算法于该系统上实现。     

AMR语音编解码在DSP上的实现与优化

介绍了自适应多速率(AMR)语音编解码算法在ZSP500DSP上的代码优化。ZSP500数字信号处理器是LSILogic公司生产的第二代ZSP数字信号处理器,它是一种低功耗、高性能的DSP,广泛应用于音频、视频处理领域。简要介绍了AMR以及ZSP500的基本特性,详细讨论了基于3GPPTS26.073V6.0.0给出的C程序源代码转化为汇编在速度和空间上的优化技巧,并给出了优化结果。     

A real-time multitarget tracking system with robust multichannel CNN-UM algorithms

This paper introduces a tightly coupled topographic sensor-processor and digital signal processor (DSP) architecture for real-time visual multitarget tracking (MTT) applications. We define real-time visual MTT as the task of tracking targets contained in an input image flow at a sampling-rate that is higher than the speed of the fastest maneuvers that the targets make. We utilize a sensor-processor based on the cellular neural network universal machine architecture that permits the offloading of the main image processing tasks from the DSP and introduces opportunities for sensor adaptation based on the tracking performance feedback from the DSP. To achieve robustness, the image processing algorithms running on the sensor borrow ideas from biological systems: the input is processed in different parallel channels (spatial, spatio-temporal and temporal) and the interaction of these channels generates the measurements for the digital tracking algorithms. These algorithms (running on the DSP) are responsible for distance calculation, state estimation, data association and track maintenance. The performance of the proposed system is studied using actual hardware for different video flows containing rapidly moving maneuvering targets.     

基于线阵CCD的降水粒子探测高速数据采集系统

针对线阵CCD图像扫描技术探测降水粒子的情况,设计了一种基于高速模数转换器(ADC)、先进先出缓存器(FIFO)和数字信号处处理器(DSP)的线阵CCD数据采集系统。能实现以该线阵CCD驱动时序最高频率16.6 MHz的数据采集,系统运行稳定;数据存储和处理循环进行,保证信号转换的稳定性和避免数据存储丢失;详细描述前端调理电路、数据采集系统的原理、硬件构成和逻辑控制模块,给出了数据处理算法设计和系统试验结果。     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法 ,使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换 ,由于采用专用FFT硬件处理与DSP相结合的处理结构 ,使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性