基于数字滤波的电容层析成像数据采集系统设计与实现

针对电容层析成像ECT(electrical capacitance tomography)数据采集系统中的高频噪声干扰问题,在对ECT系统数据采集与控制原理分析的基础上,基于数字滤波原理和FPGA技术,设计了一个基于数字滤波与FPGA技术相结合的改进分布式算法FIR低通数字滤波器。该滤波器的采样频率为1.5 MHz、通带截止频率为20 MHz,选则窗函数设计方法,利用Matlab中的FDATool工具箱对滤波器系数进行提取与量化,最后利用Quarters对实例进行仿真验证,实验结果表明,FIR数字滤波器能够实现数据采集系统中高频信号的滤波功能,与传统DA算法的滤波器相比,具有占用资源消耗小及采集速度快等特点。     

结构健康监测系统中FIR滤波器的设计

针对结构健康无线传感器网络监测系统中,需要对节点数据进行预处理问题,采用FPGA（field-programmable gate array）为硬件平台,设计了FIR（finite impulse response）数字滤波器,对节点的数据进行数字滤波处理.设计中利用MATLAB/Simulink、DSP Builder软件对数字滤波器进行建模、滤波系数计算、系统模型仿真和生成相应的VHDL工程文件;利用Quartus-II软件对工程文件进行综合、编译和调试,并且生成相应的底层原理图模块.通过对1 kHz和4 kHz的两个正弦波混合信号进行仿真滤波表明,4 kHz的高频干扰信号被有效地滤除,实现了FIR滤波器的性能.将生成的VHDL代码下载到FPGA中,实现了基于FPGA的FIR滤波器设计.     

基于FPGA多级分布式算法的FIR数字滤波器的设计

目的 实现多级分布式算法,设计滤波器以提高运算速度,节省资源.方法 多级分布式算法采用串并结合的方式实现,从底层到顶层逐级构建数字系统,通过查表法完成基于多级分布式算法的FIR滤波器设计,使用Quartus Ⅱ自带的仿真软件对系统进行仿真,并将滤波器输出结果 导入Matlab进行功率谱分析.结果 在FPGA上实现了FIR数字滤波,由功率谱密度曲线分析,测试信号经FIR滤波器滤波后,高频分量对低频分量的衰减可达到23 dB,很好地抑制了带外频谱.达到与传统FIR滤波器同样的滤波效果.结论 基于FPGA多级分布式算法的FIR数字滤波器具有良好的滤波效果,其设计方案具有可行性.     

基于FPGA的抗混叠FIR数字滤波器的设计与实现

提出了基于FPGA的抗混叠FIR数字低通滤波器的设计与实现.利用Matlab和FDATool设计并确定FIR滤波器的系数,通过Altera DSP Builder和Matlab/Simulink完成滤波器模块的设计和仿真,DSP Builder可将设计好的滤波器模块直接转换成在FPGA上实现滤波器所需的VHDL语言,并在Quartus Ⅱ平台上进一步完成该滤波器的仿真和FPGA实现.最后对叠加有混叠频率成分的的电网电压信号进行滤波仿真,结果表明,滤波器符合设计要求.这种利用DSP Builder将Matlab和Quartus Ⅱ设计工具结合起来进行FIR数字滤波器设计的方法简单有效,所生成的滤波器模块可移植性好.     

基于IP Core的FIR数字滤波器的FPGA实现

介绍使用EDA工具及IP Core开发基于FPGA的FIR数字滤波器,采用去伪延迟控制器,截除因滤波器延迟产生的伪信号.使用FDATool工具设计FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计,借助ChipScope Pro工具验证实现结果.整个过程方便、快捷;去伪延迟控制器效果明显.     

基于DSP的语音采集与处理系统的设计与实现

介绍了一种基于TMS320C5402的语音采集与处理系统的设计与实现,采用TLC320AD50作为语音CODEC模块的核心器件,利用TMS320C5402对采集到的语音信号进行FIR滤波,该系统具有较强的数据处理能力和灵活的接口电路,能够满足语音信号滤波的要求,可以扩展为语音信号处理的通用平台.     

振动测试系统中随机噪声的数字信号处理

采用FIR(FiniteImpulseResponse)数字滤波原理设计了通带范围 0～ 1 0Hz的数字滤波器 ,有效地实现了对振动测试系统中随机干扰噪声的滤除。滤波后的信号曲线 ,可精确导出不平衡量的幅度和相位。整个过程分为信号采集、滤波算法实现和有用信号的恢复     

相控超声激发系统的设计

针对相控阵列声涡旋中的多路相控信号的激发问题,选用波形存储和窄带滤波谐振相结合的信号发生芯片MD2134实现信号的输出和功率放大,并利用FPGA编程技术控制输出信号的相位,设计了一个相位可调的8路相控超声激发系统,达到高集成度、操控灵活、相位差可控的目标. 在设计中,用Quartus Ⅱ软件编写寄存器代码,控制信号发生电路输出带有相位差的信号,经过D/A转换和功率放大后驱动换能器形成谐振. 将同步输出的8路中心频率约为500 kHz,相位差为π/4的信号分别激励8个换能器,用示波器采集水听器所接收到的声波波形,并测量各路声波的相位差. 结果表明设计系统的集成度高,输出信号幅度和相位稳定,各路声波相位差和理论结果一致,可在相控超声系统中推广和应用.     

基于MATLAB和IP核的心电信号数字滤波器的设计

传统的心电信号滤波功能一般是由模拟滤波器完成,但模拟滤波器存在较多的缺点（处理精度不高、速度不快、容易受到干扰以及适应差等）,已越来越难以满足现代信号采集系统的要求.现提出了一种基于MATLAB和FPGA的数字滤波器的实现方案,能较好地克服上述模拟滤波器的缺点.该数字滤波器首先使用MATLAB和IP核相结合的方法生成代码,然后通过QuartusⅡ软件把编译的程序下载到FPGA中以实现数字滤波器的软硬件设计.此方法使数字滤波器的设计变得非常简单和可靠.经试验,该数字滤波器在心电信号处理运用中满足设计要求.     

二维滤波器分布式算法结构的改进与实现

针对数字滤波器对现场可编程门阵列(FPGA)的资源利用率过低的现状,对Meher等人提出的二维分布式有限长单位冲激响应(FIR)滤波器结构进行了改进,增加了延时模块,用二进制位权乘法(*2n)替代移位相加结构.提出了基于二维分布式算法的两种设计结构:"延时型"和"改进型",并且应用FPGA实现了这两种结构.根据"改进型"和"延时型"两种结构分别设计了3,7,15,31,63阶Ⅱ型线性FIR滤波器.为验证"改进型"FIR滤波器的设计效果,应用Altera DE2开发板及其配套的AD/DA子板进行测试,结果显示:设计好的滤波器完全滤除了通带外信号,实现了带通滤波的目标.     

基于FPGA＋USB2.0多通道数据采集系统设计

针对传统数据采集系统中主控制器升级慢和传输芯片速率低等弊端,利用FPGA内嵌FIR滤波器抗干扰、现场可编程性、容易升级与更新以及USB接口通用性好、传输速率快的优点,设计了基于FPGA＋USB2.0多通道数据采集系统,能够完成4路最大采样频率150 kHz、精度为12位的数据采集和传输,实现了高精度数据采集。     

基于FPGA对称型FIR滤波器的设计与实现

在基于FPGA的对称型FIR数字滤波器设计中,为了提高速度和运行效率,提出了使用线性相位结构和加法树乘法器的方法,并利用Altera公司的FPGA开发软件QuartusⅡ进行仿真实现.实验结果表明,该方法和传统的移位相加乘法器和直接结构的FIR滤波器相比,这种方式在性能上有着明显的优势,具有使用逻辑单元少,执行效率高的特点.可以在以后的设计中作为子模块使用.     

具有自保护功能的超声导波回波检测系统的设计与实现

针对超声导波检测设备采用Pulse-echo工作方式进行结构无损检测时,需检测到数百伏高压激励脉冲的发射时刻和数毫伏至数百毫伏回波信号的特点,设计了具有自保护功能的回波检测系统,该系统主要包括自保护电路、前置放大电路、滤波电路、程控放大电路和A/D转换电路等部分,通过DSP+FPGA构成一种易扩展的方式来实现检测过程的控制.试验结果表明,该系统能实现自保护、检测精度高,具有一定的实用性和推广价值.     

一类逻辑器件实现FIR数字滤波器电路模型

主要研究时域可编程逻辑器件(FPGA)上实现低通有限冲激响应(FIR)数字滤波器结构.在分析了FIR数字滤波器的基本理论的基础上,利用Matlab设计出原型滤波器,使用全串行分布式算法作为滤波器的硬件实现算法,外围辅以单片机电路和FPGA进行通讯,并且给出了详细的算法编程和仿真波形图.突破了并行处理与流水级数的限制,可以很好地实现信号处理的实时性.同时,开发程序的可移植性好,可以缩短开发周期;数据的配置灵活,可以应用到不同的场合.     

基于DSP—TMS320C5402的FIR数字滤波器设计

数字FIR滤波器广泛地应用于数字信号处理领域。主要介绍了通过改进算法,利用TMS320C5402芯片的丰富指令和自动溢出保护功能,采用窗函数法,借助MATLAB程序设计语言设计数字滤波器的方法。并通过分析FIR滤波器的结构,对FIR数字滤波器做了一定简化,使得在定点DSP芯片上容易实现。     

一种快速精密测量畸变电功率方法的仿真

利用MATLAB5．3软件对一种快速精密测量畸变电功率方法进行数字仿真，通过一畸变功率的仿真计算，验证了此方法的可行性和精确性．从仿真可知，当对p(t)平均功率的测量归结为用FIR数字滤波对畸变功率进行滤波且输入信号一定时，算法的准确度取决于窗函数对各次谐波的衰减性能。     

FPGA-Based Efficient Programmable Polyphase FIR Filter

The modelling, design and implementation of a high-speed programmable polyphase finite impulse response (FIR) filter with field programmable gate array (FPGA) technology are described. This FIR filter can run automatically according to the programmable configuration word including symmetry/asymmetry,odd/even taps, from 32 taps up to 256 taps. The filter with 12 bit signal and 12 bit coefficient word-length has been realized on a Xilinx Virtex Ⅱ-v1500 device and operates at the maximum sampling frequency of 160 MHz.