基于ATPG的无线接入芯片的可测试性设计

可测试性设计是现代芯片设计中的关键环节,针对无线接入芯片的可测试性设计对测试技术有更高的要求。首先概述可测试性设计和测试向量自动生成理论,然后采用最新的测试向量自动生成技术,根据自行设计的无线接入芯片的内部结构及特点,建立一套无线接入芯片可测试性设计的方案。同时功能测试向量的配合使用,使得设计更为可靠。最终以最简单灵活的方法实现了该芯片的可测试性设计。     

光电跟踪系统测试性分析与评估

可测试性设计是提高武器装备可用度,降低全寿命费用中的重要环节.光电跟踪系统是舰载武器系统的重要组成部分,对其进行可测试性分析与评估是装备技术保障的重要工作.提出了利用测试性建模技术对光电跟踪系统的测试性进行分析评估的方法,能为装备的测试性设计和快速维修保障提供重要参考.     

嵌入式软件可测试性度量及评估技术研究

软件的可测试性的程度直接影响软件测试的质量、效率和充分性,进而影响软件的质量和可靠性。目前,嵌入式软件缺乏可测试性度量和评估的相关技术研究,无法为嵌入式软件可测试性的需求设计和过程改进提供依据。因此,文章首先从软件可测试性定义、应具备的特征出发,根据嵌入式软件的特点,提出一种嵌入式软件的可测试性度量模型和评估方法,并给出嵌入式软件可测试性评估的一个实例。     

数字电视解调芯片的可测试性设计与优化

介绍了VLSI芯片的测试技术及故障模型,针对一款数字电视接收系统解调芯片,从设计中不同的阶段分析了集成电路的可测试性设计及其优化,解决了由于集成大量存储器引起的测试覆盖率低的问题,完成了该芯片满足时序要求的可测试性设计及优化过程,达到了流片要求.     

系统测试的意义及系统可测试性设计

系统测试是系统开发的一个重要环节,是验证所设计的系统是否满足功能要求和性能要求的重要手段。测试进行得越早,解决缺陷所需要的成本越低。可测试性设计做得越好,越能提高测试的效率。这大大地降低项目进度,项目成本和产品质量的风险。文章首先介绍了系统测试的意义和可测试性设计的意义,然后从可测试性设计总则和可测试性设计方法详述两方面阐述了在系统设计中如何实现可测试性设计,并提供了一些具体的设计实例,为系统的可测试性设计提供了一些从理论到实践的参考。     

集成电路可测试性的设计与实现

集成电路在现代生活中占有极其重要的地位,可测试性是集成电路发展过程中十分重要的一个方面。本文从集成电路测试的作用和特点出发,分析了集成电路可测试性的设计方法以及实现过程,所得结果可以作为相关方面的参考。     

边界扫描技术及其在电路板级测试应用

介绍了边界扫描测试技术的基本原理,提出了边界扫描技术的板级测试策略和整体测试流程,并对扫描链路设计中的具体问题进行分析,最后结合可测试性设计提出了电路板设计时应遵循的原则.     

某型军用测试设备可测试性设计验证

在某型军用测试设备设计的初期就考虑可测试性要求,通过优化系统结构并以方便测试为目的进行系统设计,通过故障树的方法从系统层面对测试设备的可测试性进行分析并验证,可为其它测试设备的研制提供参考.     

基于边界扫描技术的SOC数字电路可测性设计

随着SOC系统的快速发展,如何对其进行有效的测试与诊断是当前研究的热点问题。从SOC数字电路可测试性设计的角度出发,基于边界扫描技术,设计了具有边界扫描结构的IP核,并对相应的测试方法进行了研究。通过仿真及时序分析,验证了该设计方法的可行性,为SOC系统的测试提供了新的思路。     

空间电子设备电路板可靠性可测试性设计检查

为了提高空间电子设备可靠性和可测试性设计的工作质量,采取在印制电路板生产前对其进行可靠性和可测试性设计检查的方法,可以提前在产品研发设计阶段发现可靠性和可测试性设计的不足,有针对性的加以改进,就能进一步提高产品质量与可靠性。列举了印制电路板可靠性可测试性设计检查要点,具有实际工程应用价值。     

集成电路可测试性前端设计环境构建

针对高复杂度芯片的生产制造缺陷难以进行充分测试的难题,文中将Mentor公司的4款可测性设计软件集成到芯片前端设计开发流程中,构建相应的设计开发环境。基于此开发环境设计AES算法硬件单元的过程表明,可测试性设计工具能相互配合,很好地支持复杂电路,辅助设计人员正确生成存储器内建自测试电路、边界扫描电路、内部扫描链等多种测试电路,提高了电路的可测试性。     

系统芯片中低功耗测试的几种方法

在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域。在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多。测试期间的功耗会引发系统成本上升，可靠性降低，成品率下降。本文介绍低功耗测试技术中的一些基本概念，对已有的几种主要的降低测试功耗方法进行分析，最后给出一种高性能微处理器的真速低功耗自测试方法。     

集成电路可测试性设计与验证

文章介绍了集成电路系统芯片(So C)以及IP核相关理论知识,对DFT集成电路可测试性设计进行了概述,给出了几种常用IC产品的测试方法,并对以后DFT可测试性设计的发展进行了论述;提出了一种基于图像处理的多级滤波芯片DFT测试进行分析,给出了DFT Compiler软件实验验证报告,有效地提高了测试覆盖率。     

数字系统的边界扫描设计技术及应用

用边界扫描设计技术可大大改善数字系统的可测试性。本文就边界扫描芯片及应用进行了探讨。     

VLSI电路可测性设计技术及其应用综述

综述了超大规模集成电路的几种主要的可测试性设计技术,如扫描路径法、内建自测试法和边界扫描法等,并分析比较了这几种设计技术各自的特点及其应用方法和策略.     

基于外壳架构与测试访问机制的数字芯核可测试性设计

深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率.     

一种针对多级串联模拟电路的可测性设计技术

随着集成电路的发展,测试难度的增加,可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构,该结构大大提高了电路内系统模块的可测试性,减少了需要额外引出的I/O数,同时不随内部模块数的增加而增加,并且可以与数字电路的边界扫描技术相兼容,通过在Cadence下仿真,证明了该结构简单有效。     

TSC的表决器设计

本文提出了一种ＴＳＣ的开关量输出表决器的设计方法。这个表决器对单个固定故障是ＴＳＣ的，对电阻性桥接故障也具有较高的可测试性，提高了开关量设计的可靠性。     

某型号机载火控设备的可测试性设计

简述某型号综合火控系统研制规范及型号顶层设计文件对机载火控设备可测试性的要求，阐述某型号机载火控设备研制过程中的可测试性设计。     

基于“魂芯一号”的雷达信号处理机边扫设计

"魂芯一号"(BWDSP100)芯片是一款性能优越的高端DSP处理器,适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片BWDSP100芯片和2片ALTERA公司的高端FPGA芯片设计的某雷达信号处理机,用边界扫描测试技术设计了TPS(Test Project Set),以验证BWDSP100芯片的可测试性。同时对该雷达信号处理机的DDR2、FLASH等外围芯片进行了测试有效性验证。经过验证,不仅BWDSP100芯片具有较好的可测试性设计,外围芯片的测试效果也很好,使得该雷达信号处理机有较高的故障覆盖率。