RFID系统数据传输中CRC算法的分析与实现

分析了基于ISO/IEC 18000-6协议的超高频(UHF)RFID系统数据传输中循环冗余校验(CRC)算法的原理和特点,在经典LFSR电路的基础上,采用按字节并行计算CRC校验码的方法,以CRC-CCITT生成多项式为例,用Verilog HDL语言设计实现了8位并行CRC-16电路.在Quartus Ⅱ8.0综合开发环境下进行时序仿真,并在FPGA芯片EP1C6Q240I7上测试验证,结果表明:所设计的电路在一个时钟周期内处理8位数据,符合协议规定,满足超高频RFID系统的通信速率要求.     

CRC编解码算法及在通信规约DNP3.0中的应用

提出了循环冗余校验（CRC）信息单元编码算法,并进行了详细的数学推导,给出了CRC的编码算法流程图.对于从低字节的低位开始计算CRC的情况,提出了2种计算CRC的方法：信息位反转法与生成多项式反转法.分析了CRC的解码算法并给出了CRC的解码算法流程图.在讨论DNP3.0中CRC程序流程图的基础上,给出在keilμV ision8.08a环境下调试通过的单片机KeilC51程序.     

数据校验的实现方法

给出了在计算机系统及计算机网络中普遍使用的两种数据校验既奇偶校验和循环冗余校验(CRC)的原理及软、硬件实现方法。     

一种快速循环冗余校验电路的设计

本文简单介绍了循环冗余校验的基本原理．以国际标准CRC-CCITT为研究对象,从串行实现的电路结构出发,通过理论推导,得出了基于逻辑设计的高速CRC并行实现矩阵递推公式．分别设计了这两种结构的CRC-CCITT硬件实现电路,并利用ModelSim6．2软件进行了功能和时序仿真：用16bit位宽的并行CRC电路对32bit数据进行计算,经过2个时钟周期得到校验码．     

CRC码的FPGA实现

介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算过程,并以CRC-16为例,给出了使用硬件描述语言Verilog HDL来实现CRC-16的部分源程序,它既是校验码的生成器,也是待校验数据的校验器,对该例进行仿真并给出综合结果,最终可以在现场可编程门阵列(FPGA)上实现,其工作频率可达400 MHz.     

数据校验的实现方法

给出了在计算机系统及计算机网络中普遍使用的两种数据校验既奇偶校验和循环冗余校验(CRC)的原理及软、硬件实现方法。     

CRC码的FPGA实现

介绍了循环冗余校验CRC算法原理和校验规则，分析了CRC校验码的具体计算过程，并以CRC-16为例，给出了使用硬件描述语言Verilog HDL来实现CRC-16的部分源程序，它既是校验码的生成器，也是待校验数据的校验器，对该例进行仿真并给出综合结果，最终可以在现场可编程门阵列（FPGA）上实现，其工作频率可达400MHz.     

基于One Wire Bus的CRC校验软件实现

利用OneWireBus串行传输iButton器件数据，CRC校验是必不可少的。有二种CRC校验实现方案：硬件实现和软件实现方案。软件方案中，又有几种不同的方法，软件实现节省了专门的硬件校验电路。DOWCRC用查表法速度更快，CRC16用公式法更优越，既节省存储空间又提高校验速度。     

Gold码的因子图迭代捕获方法

为降低Gold码的捕获时间与复杂度,提出将基于因子图的迭代m序列捕获算法应用于Gold码捕获. 以全球定位系统(GPS)信号的C/A码为例,首先根据Gold码的生成多项式确定1组具有稀疏结构的校验关系;然后为降低迭代计算的复杂度,提出了不同校验关系顺次校验与混合校验的迭代捕获算法;最后通过仿真研究比较了不同的校验关系和校验方法对迭代捕获算法性能的影响. 仿真结果表明,顺次迭代且迭代次数递减的校验方法最优,该方法能在不损失检测概率的情况下降低Gold码捕获的复杂度,同时降低其捕获时间.     

循环冗余校验CRC的算法分析及其实现方法

循环冗余校验CRC(Cyclic Redundancy Check)是一种编码简单,且高效、可靠的差错控制方法,广泛应用于工业测控及数据通信领域。阐述用循环冗余校验码CRC进行差错控制的原理,并介绍使用硬件和软件两种方式实现CRC码的方法。     

PLI—CRC校验码在EoS封装技术中的实现

EoS（Ethernet over SDH）技术结合了SDH和以太网两者的优势,实现了以太网数据在SDH上传输。针对硬件资源优化及EoS系统中数据帧长PLI的CRC-16校验码算法特点,提出基于FPGA的改进实现方法,通过电路仿真与综合结果表明,该方法实现了对高速并行化数据传输的有效保护,在资源消耗、实现效率两方面都取得了较好效果。     

以太网中8位并行CRC-32软核设计

研究以太网系统中帧校验序列(FCS)的并行处理方法。根据串行CRC-32编码原理,导出并行CRC-32编码算法,并且给出Verilog HDL语言设计的并行CRC-32软核。使其能够方便、灵活的应用到高速以太网系统设计中。     

通信网络中快速CRC算法的设计与实现

介绍循环冗余校验码的基本概念以及表驱动算法的原理与一般设计思想.给出了详细的算法设计,用VC++6.O在局域网上实现了该算法.循环冗余校验算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性.     

基于FPGA的HDLC协议控制器

为了实现军航管制系统中雷达数据的可靠传输,根据HDLC协议的帧结构和循环冗余校验(CRC)原理,提出了一种新型的基于并行机制的HDLC协议控制器,讨论采用FPGA新技术实现 HDLC协议帧的构成、解析模块及其内部的CRC码生成、检验模块的方法.在FPGA内部采用硬件描述语言(HDL)并行设计多通道的高级数据链路控制(HDLC)协议控制器,该协议控制器有效利用FPGA的片内硬件资源,实现了并行解析和生成多通道的HDLC协议报文,提高了数据通信系统中的多通道扩展性、实时性和稳定性.     

时移地震数据采集和记录系统中的单缆测试系统设计

针对时移地震数据采集和纪录系统中电缆的测试,开发了单缆测试系统。该系统包括硬件框架、逻辑设计、嵌入式软件以及人机界面软件的设计。系统使用了可编程逻辑阵列FPGA和嵌入式操作系统VxW orks,具有较强的灵活性和可靠性。     

基于LabVIEW的CRC-16程序分析与实现

在论述循环冗余校验的原理和特点的基础上,采用LabVIEW技术,分析和研究了CRC-16程序算法和程序实现的问题,验证了它的可靠性和高效性.说明基于图形化编程语言的LabVIEW技术,可以更好更直观地用于研究高阶CRC软件和硬件实现的问题. 更多还原     

基于嵌入式无线局域网接入控制器协议模型研究

为解决无线通信日趋多功能化的问题,以无线局域网接八控制器系统为对象,采用嵌入式Lmux的系统硬件结构和软件解决方案,设计了蓝牙协议在嵌入式Linux系统中实现模型,并实现了关键技术TCP/IP与蓝牙协议转换和HCl接口．系统在试验测试环境中能够完成无线设备的接八功能,运行稳定,上层协议与L2CAP层传送数据包长度由原来的127byte增至1514byte,通信效率得到了改善．