传输网同步系统故障倒换过程的时序分析

首先介绍了SDH设备选择同步源的原则，接着具体分析了传输网同步系统发生故障时的定时倒换时序及定时环路的形成过程，最后给出了在具有S1字节的传输网同步系统中防止定时环境的设计原则。     

S1字节和SDH网络时钟保护倒换原理

1 SSM功能的基本概念 在SDH网络的工程设计中,离不开传输网同步系统的设计.在没有外时钟源、SDH不具备SSM功能时,网络只能设置一条定时路径,不能设置备份定时路径以避免定时环路的形成.由于同步网络通常采用环形组网或以环网为基础的复合型组网,出于网络定时安全的考虑,设置主备定时路径是非常必要的.但在设置主备定时路径时,可能会引入定时环路现象,通过启动SSM功能可以避免实现由于光纤中断或网元失效导致的定时源丢失的问题;同时,也可以防范定时路径形成环路的现象.SSM功能为,将同步定时信息和SSMB(同步状态消息比特)一起传输,在网元接收到定时信息的同时,也接受到它的精度标记.     

一种并行的定时同步环路实现研究

定时恢复是全数字接收机中的核心部分之一,其处理速度制约了整个接收机的最高处理速度。在传统Gardner定时环路的实现基础上,提出了一种适用于高速数字接收机中定时同步环路的并行控制方式。它通过采用并行处理的方法,为符号同步环路中的内插滤波器提供插值相位来实现插值功能,并且降低了定时同步环路的工作时钟。 MATLAB仿真证明这种插值滤波控制器在降低定时同步环路工作时钟频率的同时,定时恢复性能并未受到影响。     

一种基于插值的定时同步算法研究

基于MSK调制通信系统,采用四阶差分定时误差检测算法对基于插值的定时同步环路进行了研究和分析,并提出了一种以插值输出信号均方误差最小为准则的插值滤波器设计,提高滤波器输出精度,改善定时同步环路同步性能。通过MATLAB仿真验证,与Lagrange插值滤波器相比,基于最小均方插值的定时同步算法,跟踪阶段定时抖动小,对噪声具有抑制作用,在信噪比较低的情况下也具有较好的同步性能。     

Gardner定时同步环路参数设计及性能分析

以数字锁相环理论为依据,对Gardner定时误差检测器反馈定时环路参数的设计进行了深入研究,基于MATLAB对一阶、二阶环路性能进行了仿真,重点分析了环路阶数和等效噪声带宽对系统性能的影响,得到了等效噪声带宽与定时同步环路性能的关系,为定时同步环路的设计提供了理论依据。     

大楼综合定时（供给）系统

定时与同步作为传输网络的＂神经中枢系统＂,其同步性能对网络能否正常工作至关重要,本文从弄清同步机理着手,详细分析大楼综合定时（供给）系统（BITS）特点及其应用。     

基于Laurent分解的GMSK定时同步环路

定时同步是数字调制信号接收不可或缺的环节。对于GMSK信号定时同步,现有算法多为数据辅助或前馈类算法。从GMSK信号的Laurent分解出发,结合Gardner定时同步环路,提出了一种基于Laurent分解的GMSK信号定时同步环路。该环路采用2 bit差分来提取定时误差,用于控制内插时刻,环路简单,运算量小,易于工程实现。仿真结果表明,即使对于小BT值GMSK信号,该方法依然可以有效提取定时误差,且具有较强的抗噪声性能。     

自噪声抑制Gardner算法及位同步环路设计

位同步技术是空间激光通信和测控一体化的关键技术之一,位同步的精确与否直接影响整个系统的性能。针对空间激光通信位同步技术中基于Gardner定时误差估计算法易受系统自噪声干扰,提出了一种自噪声抑制Gardner算法,同时基于此算法提出一种位同步环路。通过对算法理论分析与环路建模仿真结果表明,在Eb/N0大于9 dB情况下,提出自噪声抑制Gardner算法与位同步环路能够有效地降低同步过程中由于系统自噪声引起的定时抖动,并且拥有更快的位同步建立的时间。     

高速数传中定时同步设计与FPGA实现

文中对适用于高速突发通信的基于数字滤波平方的定时同步算法进行了研究。通过对在高速数据传输通信中,该定时同步环路的定时误差估计模块进行并行结构实现,大幅降低了系统对于时钟的要求,且更加易于实现;将文中所提定时控制部分与其他文献中的方法做了对比,表明所用方法可以达到更好的效果。最后进行的Matlab仿真以及硬件实现,结果表明,该环路可以实现突发与非突发情况下的高速数传定时同步。     

全数字接收机码元同步的研究

在数字通信中,码元同步的目的是要在接收端确定每个码元符号的正确起止时刻。码元同步是数字通信的诸多同步中首要的问题,没有码元同步,就无法解调出所传输的数字信息。本文采用Gardner定时误差估计算法对全数字接收机的码元同步环路进行了研究和仿真分析。该同步环路由内插滤波器、Gardner定时误差检测、环路滤波器、定时NCO...     

QAM接收机定时抖动问题的研究

定时抖动是QAM接收机定时同步的重要性能指标,对两种减小定时抖动的方法进行了分析,第一种是改进的Gardner算法,另一种是在定时环路中插入环路预滤波器的方法。通过对以上两种方法的研究和对比,二者都能减小环路的定时抖动,但二者在性能和资源消耗上有一定区别,实际应用中根据系统的要求做出选择。     

传输系统定时异常对GSM-R系统时钟影响的分析

通过MSTP传输网定时异常对GSM-R时钟同步影响的测试与实验,分析定时异常产生的原因,剖析定时环形成的机理,揭示该案例同步网、传输网、无线网各网元间同步性能的相互影响作用,并提出解决该问题的具体方案。     

一种改进的早迟积分型位定时同步方法

数字通信系统中,位定时同步是实现正常数字通信的必要条件.位定时同步方法有很多,其中早迟积分型位定时方法是应用最广泛的位定时方法之一.本文基于传统的早迟积分型位定时方法,通过改进早迟积分环的鉴相器,提出了一种改进的早迟积分型位定时方法.经Matlab仿真表明,在相同的环路滤波参数下,改进的早迟积分型位定时方法的环路收敛速度最优可以提高2倍.     

一种用于遥测多符号检测的位同步算法

为使现有遥测脉冲编码调制/调频(PCM/FM)系统中的定时同步环路可直接用于多符号检测(MSD),从而降低系统的复杂度,提出了一种适用于遥测PCM/FM MSD的位同步算法。该算法采用MSD的似然比作为定时估计的统计变量,据此可直接利用传统PCM/FM限幅鉴频接收机中的定时同步环路来实现位同步。与传统的基于“迟早门”的MSD位同步算法相比,所提算法节省了一个MSD支路的运算,极大降低了接收机存储和计算资源。此外,所提算法采用Gardner算法作为定时误差检测单元,便于高速实现;所提算法的定时估计误差的归一化方差在低信噪比区仍小于0.01,满足遥测接收机的要求,且误比特率(BER)性能与理想同步情况相比,几乎没有损失。     

QPSK全数字接收机定时同步环路

将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。     

带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在I路和Q路之间引入一个固定的分数倍采样点的延时,提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gadner时钟误差鉴相算法和拉格朗日内插算法,方案在1 024QAM解调系统中验证成功。     

一种带分数延时功能的符号同步环路的设计与实现

模拟下变频或基于多相滤波的数字正交变换都可能会在IQ路之间引入一个固定的分数倍采样点的延时,本文提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gardner时钟误差鉴相算法和拉格朗日内插算法,方案在1024QAM解调系统中验证成功。     

OFDM系统中时频同步环路算法设计与实现

为了克服正交频分复用（Orthogonal Frequency Division Multip lexing,OFDM）系统中时间和频率漂移,提出了一种基于pilot的定时跟踪算法。与基于循环前缀的频偏估计方法向结合,提出了一种适合工程实现的OFDM时频同步环路结构。环路完全利用数据符号中的冗余信息实现时偏和频偏的跟踪,降低了对OFDM同步符号的需求,提高了系统效率。在FPGA上实现了该同步环路,实测曲线证明该方法能够有效的补偿时偏和频偏。     

SDH引入本地传输网的探讨

探讨了目前现有的准同步数字系列本地传输网中如何经济、合理一引入同步系统传输网的两种方法：建立重叠网和混合网；结合合服市ＳＤＨ引入本地传输网的情况，介绍了其组网原则、方案、设备选用、保护方式等。     

民航贵州空管分局生产业务网时钟同步优化

通过对分局SDH传输网结构的介绍,引入时钟同步的概念,依据分局传输网结构,分析SDH网在基准定时源失效、线路定时源丢失等异常情况以及全网如何重新选择同步源的过程,最终达到预定的同步稳态.本文中提出的SDH传输网环带链时钟双BITS优化方案,可以有效地提高分局SDH传输网运行的可靠性,具有一定的针对性和指导性.