多载波线性功放的SystemView仿真

在第三代移动通信系统中,多媒体业务要求信道能够灵活分配带宽,采用多载波线性功放既为按需分配带宽提供了条件,也解决了单载波功放信号合成时产生较大功耗的问题。为了提高多载波功放的线性指标,消除互调干扰,目前采用前馈技术和预失真技术。在讨论这两种技术的基础上,提出了前馈对消技术和预失真补偿技术的设计方案,并给出了SystemView的仿真结果。     

用高阶累积量实现数字调相信号的分级识别

针对BPSK,QPSK,OQPSK和8PSK信号的调制模式自动识别,传统的基于高阶累积量算法无法区分QPSK和OQPSK,因此提出了一种基于差分高阶累积量的识别算法。该算法首先用四阶累积量提取待识别信号和其差分序列的特征参数,然后用决策树分类法实现信号的分级识别。理论分析和计算机仿真结果表明该算法有较强的抗噪声和抗相位抖动能力,在信噪比〉3dB时识别率达95％以上,更适用于较低信噪比下信号的识别。     

基于USB2.0与LabVIEW的高速数据采集系统设计

计算机对信号进行分析和处理依赖于数据的采集,而现有的数据采集卡成本高,接口复杂,不易扩展。采用USB控制器和FPGA为核心设计系统的硬件平台,再结合LabVIEW设计用户应用程序、NI-VISA开发USB驱动程序,最终实现高速数据采集系统的设计。实验结果表明,系统集成度高,结构灵活便于扩展,达到了30Mbit/s的可靠数据传输速度。     

软件无线电数字下变频及抽取技术研究

数字采样及数字下变频技术是研究软件无线电接收机的重要内容之一.其中针对多种速率信号的采样,对可变的信号符号率与固定的系统采样率进行实时匹配问题,是研究多速率信号数字化所遇到的难点问题之一.文中通过抽取和内插技术的组合解决了这一问题.并在此基础上着重研究了高速抽取和内插的多项滤波结构,为数据率的快速匹配奠定了基础.     

片间高速图像传输系统的设计与实现

针对图像采集与处理系统研发中的现场可编程门阵列(FPGA)之间的高速图像数据传输问题,设计了一种全双工、高吞吐率、高稳定性和高抗干扰能力的高速图像数据传输方案。设计的片间高速图像传输系统提供了通用的图像传输接口,可兼容不同的数据位宽和用户时钟频率。高速图像传输模块分为协议层和物理层。协议层包括跨时钟域电路和CXP图像传输协议编译码电路,完成跨时钟域和图像数据流编译码处理;物理层基于Aurora 8B/10B core,完成数据流的串并转换以及多通道绑定等处理,并采用GTH收发器实现高速串行数据的收发。仿真测试表明,图像数据传输正确,图像数据流同步时钟最高可达250 MHz,传输位宽达128 bit,最高吞吐率可达32 Gbit/s,平均吞吐率为20 Gbit/s,并且还有很大的提升潜力。该高速图像传输系统能够实现高吞吐率、高抗干扰、低错误率的图像数据传输,有助于各种不同视觉测量系统和图像处理系统的开发,具有广泛的应用价值。     

基于FPGA的RS码译码器的设计

介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延,提高了译码的速率,使用了VHDL语言完成译码器的设计与实现。测试表明,该译码器性能优良,适用于高速通信。     

硬件可实现的LDPC译码算法研究

低密度奇偶校验(LDPC)码有着较强的纠错能力,已被确定为第四代移动通信技术中首选码字。分析对比了几种LDPC译码算法的过程,基于硬件可实现性这一研究热点,对传统的译码算法进行了优化,提出一种易于硬件实现的LDPC译码算法。仿真结果表明:归一化最小和算法在不增加迭代次数,码长较长的情况下也有着很好的译码性能,适合在LDPC译码器的硬件实现中推广。     

一种基于小波变换和统计特征的数字信号调制模式识别方法

对于数字信号的调制识别问题,提出统计特性和小波变换相结合的特征提取方法。可以通过低信噪比下提取参数识别出调制信号。该方法的特征参数提取具有更低的计算复杂度,具有良好的抗噪性能。当信噪比不小于5 dB时,正确识别率可以达到97%以上。     

B型管铝合金散热器在新能源汽车中的应用

<正>新能源汽车如CNG车、LNG车、混合动力车等车用发动机较柴油发动机热负荷大,采用原来的冷却系统,其散热器、风扇等已经不能适应整车的要求。如何优化冷却系统的设计将是解决发动机热负荷加大的关键因素,解决方案有两方面:一是加大冷却风扇的直径或转速;二是加大散热器的传热面积或者采用新的高效散热器。但是,风扇直径或转速加大,势必增大风扇的消耗功率,增大油耗不说,还降低了整车的动力性。为了不改变整车动力性,提升油耗,最好的解决方案是对散热器进行优化设计,适当加大散热器     

基于FPGA的多通道信号源设计与实现

由于对信号源的质量、灵活性和频率等的要求越来越苛刻,为了满足此需求,设计实现了以FPGA为控制核心,高速D/A芯片AD9739作为数模转换器（DAC）的高质量信号发生器。时钟电路采取外部时钟输入和内部频综输入这两种输入方式,保证了信号源质量、灵活性和可靠性。实现了频率范围为DC-1.25 GHz的宽带信号源设计。利用Chipscope进行调试,连接频谱仪观察现象,测试结果表明该信号源具有精度高、灵活性强、频率响应速度快和杂散少等优点,并在实际工程中取得优异的效果。本设计在实际工程中有很高的应用价值。