FinFET静电可靠性及新型Fix-base SOI FinFET研究

在鳍型场效应晶体管(SOI FinFET)相关静电防护技术研究基础上,提出了一种新型的体区接触固定型绝缘体上硅鳍型场效应晶体管泄放钳位装置(Fix-base SOI FinFET Clamp)。该新型结构的器件解决了基区接触浮空在静电防护设计时引起的一系列问题,而且对正常的FinFET工艺具有良好的兼容性。通过计算机辅助工艺设计(TCAD)仿真论证了Fix-base SOI FinFET Clamp具有明显效果,详细阐述和讨论了SOI FinFET和Fix-base SOI FinFET Clamp工作状态下的电流和热分布。     

ARM与台积电携手合作对64位ARM处理器进行优化

近日，ARM与台积电共同宣布一项为期多年的合作协议，将双方的合作延续至20纳米工艺以下，通过台积公司的FinFET工艺提供ARM的处理器技术，让芯片设计商在应用处理器领域也能扩展其市场领先优势。     

FinFET纳电子学与量子芯片的新进展

综述了后摩尔时代中两大发展热点:鳍式场效应晶体管(FinFET)纳电子学和基于量子计算新算法的量子芯片的发展历程和近两年的最新进展。在FinFET纳电子学领域,综述并分析了当今Si基互补金属氧化物半导体(CMOS)集成电路的发展现状,包括FinFET的发展、10 nm和7 nm技术节点的量产、5 nm和3 nm技术节点的环栅场效应晶体管(GAAFET)和2 nm技术节点的负电容场效应晶体管(FET)的前瞻性技术研究以及非Si器件(InGaAs FinFET、WS2和MoS2两种2D材料的FET)的探索性研究。指出继续摩尔定律的发展将以Si基FinFET和GAAFET的技术发展为主。在量子芯片领域,综述并分析了超导、电子自旋、光子、金刚石中的氮空位中心和离子阱等五种量子比特芯片的发展历程,提高相干时间、固态化及多量子比特扩展等的技术突破,以及近几年在量子信息应用的新进展。基于Si基的纳米制造技术和新的量子计算算法的结合正加速量子计算向工程化的进展。     

16纳米/14纳米FinFET技术:最新最前沿的电子技术

FinFET技术是电子行业的下一代前沿技术,是一种全新的新型的多门3D晶体管。和传统的平面型晶体管相比,FinFET器件可以提供更显著的功耗和性能上的优势。英特尔已经在22nm上使用了称为"三栅"的FinFET技术,同时许多晶圆厂也正在准备16纳米或14纳米的FinFET工艺。虽然该技术具有巨大的优势,但也带来了一些新的设计挑战,它的成功,     

信息橱窗

AMD公布晶体管及存储器单元的崭新结构 AMD在今年的12月8日至11日国际电子技术会议(IEDM)上公布多项对开发新一代晶体管及存储器单元有关键作用的新技术。 AMD在国际电子技术会议上发表三篇技术论文,简要介绍该公司多年来研发新一代晶体管结构的最新成果。这种崭新的晶体管在微芯片业内称为"翅片型"场效应晶体管(FinFET),其结构特色是采用一片翅片型的垂直硅片,将晶体管门由一个增     

台积电和ARM将联手研发10nm制造工艺

正台积电、ARM于近日联合宣布,双方已经签订了新的多年合作协议,将共同致力于10 nm FinFET制造工艺的研发,并为ARMv8-A系列处理器进行优化。双方表示,20 nm SoC、16 nm FinFET工艺节点上的合作都非常愉快,因此决定携手走向下一步,并预计最早2015年第四季度实现10 nm FinFET工艺的流片。     

Cadence收购Cosmic Circuits以扩张IP业务

Cadence设计系统公司宣布协议收购CosmicCircuits公司，这是一家领先的以模拟和混合信号IP为核心的公司。CosmicCircuits提供在40nm和28nm工艺节点上经过硅验证的接口类及先进的混合信号IP解决方案，20nm和FinFET的产品正在开发中。     

FinFET器件总剂量效应研究进展

全面综述鳍式场效应晶体管(FinFET)的总剂量效应,包括辐照期间外加偏置、器件的工艺参数、提高器件驱动能力的特殊工艺、源/漏掺杂类型以及不同栅介质材料和新沟道材料与FinFET总剂量效应的关系。对于小尺寸器件,绝缘体上硅(SOI)FinFET比体硅FinFET具有更强的抗总剂量能力,更适合于高性能抗辐照的集成电路设计。此外,一些新的栅介质材料和一些新的沟道材料的引入,如HfO₂和Ge,可以进一步提高FinFET器件的抗总剂量能力。     

FinFET/GAAFET纳电子学与人工智能芯片的新进展

集成电路在后摩尔时代的发展呈现出多模式创新的特点.综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展.在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成...     

FinFET/GAAFET纳电子学与人工智能芯片的新进展(续)

集成电路在后摩尔时代的发展呈现出多模式创新的特点.综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展.在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成...     

FinFET工艺对MOS器件辐射效应的影响北大核心CSCD

基于商用工艺线生产抗辐射器件具有一定的通用性,需要对商用工艺本征的抗辐射能力进行评估。综述了当前最新绝缘体上硅鳍式场效应晶体管(SOI FinFET)和体硅FinFET工艺的鳍宽和敏感面积对辐射效应的影响。SOI FinFET和体硅FinFET工艺的抗总剂量能力随着鳍宽的变化呈现相反的趋势。SOI FinFET的阈值电压漂移和亚阈值摆幅的退化随着鳍宽减小而减小,而体硅FinFET工艺的漏电流随着鳍宽减小而增大。FinFET工艺由于其自身结构的特点,与相同工艺节点下的平面工艺相比,敏感面积更小,抗单粒子翻转能力更好。从整体趋势来看,随着工艺节点的减小,FinFET工艺的本征抗总剂量能力较为可观,而本征抗单粒子翻转能力较差。     

IMEC验证FinFET优势22纳米及以下节点FinFET或是必须选择

IMEC研究机构比较了一种平面晶体管以及两种FinFET垂直结构晶体管,测试其在尺寸微缩能力以及工艺变差控制方面的表现。参与比较的是分别基于三种晶体管结构的六晶体管SRAM单元及阵列。IMEC由此得出的结论是,对SRAM类产品来说,FinFET器件在工艺变差控制方面以及产品良率方面要优于平面结构CMOS。     

英特尔半导体新工艺使电漏降千倍

英特尔将对外公布一项晶体管新技术,与该公司当前标准工艺相比,采用新型超低电流65纳米工艺的晶体管电流泄漏又降低了1000倍左右。英特尔最近已将晶体管长度由原先的90纳米缩短为65纳米,从而可使单一芯片上的晶体管数量再增加一倍。晶体管数量的增加,将使电流漏洞变得更难控制,并导致发热量增加。英特尔称,由于在设计上作了改进,使三个主要泄漏源(亚阀、接口及门氧化泄漏)的控制得到了重大改进。英特尔架构和整合部门高级研发人员及主管马克-波尔(Mark Bohr)说:“对基于英特尔超低电流65纳米工艺的芯片进行检测后发现,与以前的标准工艺相比…     

三星加大半导体制程技术研发力度

韩国三星公司最近显著加大了逻辑芯片制造技术的研发力度,该公司最近成立了新的半导体研发中心,该中心将与三星现有的内存芯片制程技术研发团队一起合作,进行新半导体材料、晶体管结构以及高性能低功耗半导体技术的研发。另一方面,三星旗下的芯片厂除了正在积极准备45nm制程芯片的量产,同时作为IBM技术联盟的一员,也在积极研发下一代32nm／28nm制程技术．     

TSMC推出16FinFET及三维集成电路参考流程

TSMC日前宣布,在开放创新平台(Open Innovation Platform誖,OIP)架构下成功推出三套全新经过硅晶验证的参考流程,协助客户实现16FinFET系统单芯片(SoC)与三维芯片堆栈封装设计,电子设计自动化领导厂商与TSMC已透过多种芯片测试载具合作开发并完成这些参考流程的验证。TSMC全新的参考流程如下:(一)16FinFET数字参考流程提供完整的技术支持协助解决后平面式(Post-Planar)芯片设计的挑战,包括粹取(Extraction)、量化线距布局(Quantized Pitch Placement)、     

Cadence宣布使用ARMProcessor和IBMFinFET工艺技术流片14纳米测试芯片

Cadence设计系统公司日前宣布流片了一款14纳米测试芯片，使用IBM的FinFET工艺技术设计实现了一颗ARMCodex—MO处理器。这次成功流片是三家技术领先企业紧密合作的结果，他们一起建立了一个产品 体系，解决基于14纳米FinFET的设计流程中内在的从设计到生产的过程中出现的新挑战。     

西门子公司的几个研究项目

<正> 一、为高度发展的微电子学所制订的“BICMOS”项目在由欧洲共同体资助的Esprit计划范围内(Esprit)——“欧洲信息技术研究和发展战略计划”的简称),以菲利浦公司为主要厂家并与西门子公司合作共同承担了一项名为“BICMOS”的研究项目。该项目的任务是把双极晶体管和CMOS晶体管组合在同一芯片上,用这样的方法,可以把双极晶体管的有利特性与cMOS晶体管的密集性(从而有更高的集成度)结合起来。都柏林(Dublin)大     

基于体硅衬底制作全耗尽FinFET器件的工艺方案

随着MOS器件缩小到纳米尺寸,为了改善器件性能,三维全耗尽FinFET器件受到广泛关注和研究.基于体硅衬底,已实现不同结构的FinFET,如双栅、三栅、环栅等结构.不同于SOI衬底FinFET,对于双栅或三栅结构,体硅衬底制作FinFET可能存在源漏穿通问题,对于环栅FinFET器件,工艺实现是一个很大的挑战.综述了目前解决源漏穿通问题的各种工艺方案,提出了全新的基于体硅衬底制作环栅FinFET的工艺方案,并展示了关键步骤的具体工艺实验结果.     

BCM1103：千兆以太网IP电话芯片

博通公司发布一枚互联网协议(IP)电话芯片BCM1103。该芯片把干兆以太网(GbE)交换、端到端安全、先进服务质量(QoS)技术和增强处理性能集成在一块芯片设计中。这种高度集成的IP电话芯片具有新的以太网交换能力，它能够使配置在干兆以太网网络上的IP电话实现最大吞吐量。     

龙芯牵手意法半导体中国芯将打入全球市场

2007年3月28日,中国科学院计算技术研究所和意法半导体公司(ST)在人民大会堂举办了盛大的龙芯CPU技术合作与产品新闻发布会,正式宣布双方将基于龙芯2E IP进行芯片的商业化开发。根据中法两国技术合作框架协议(CTIBO),此次合作中,中科院计算所将负责体系结构及芯片设计,ST则提