排序方式: 共有194条查询结果,搜索用时 15 毫秒
1.
2.
提出了一种新的全耗尽SOI MOSFETs阈值电压二维解析模型.通过求解二维泊松方程得到器件有源层的二维电势分布函数,氧化层-硅界面处的电势最小值用于监测SOI MOSFETs的阈值电压.通过对不同栅长、栅氧厚度、硅膜厚度和沟道掺杂浓度的SOI MOSFETs的MEDICI模拟结果的比较,验证了该模型,并取得了很好的一致性. 相似文献
3.
4.
5.
高性能42nm栅长CMOS器件 总被引:1,自引:1,他引:0
研究了20~50nm CMOS器件结构及其关键工艺技术,采用这些创新性的工艺技术研制成功了高性能42nm栅长CMOS器件和48nm栅长的CMOS环形振荡器.在电源电压VDD为±1.5V下,NMOS和PMOS的饱和驱动电流Ion分别为745μA/μm和-530μA/μm,相应的关态漏电流Ioff分别为3.5nA/μm和-15nA/μm.NMOS的亚阈值斜率和DIBL分别为72mV/Dec和34mV/V,PMOS的亚阈值斜率和DIBL分别为82mV/Dec和57mV/V.栅长为48nm的CMOS 57级环形振荡器,在1.5V电源电压下每级延迟为19.9ps. 相似文献
6.
7.
SOI技术和槽栅MOS新器件结构是在改善器件特性方面的两大突破,SOI槽栅MOS器件结构能够弥补体硅槽栅MOS器件在驱动能力和亚阈值特性方面的不足,同时也保证了在深亚微米领域的抑制短沟道效应和抗热载流子效应的能力.仿真结果显示硅膜厚度对SOI槽栅MOS器件的阈值电压、亚阈值特性和饱和驱动能力都有较大影响,选择最佳的硅膜厚度是获得较好的器件特性的重要因素. 相似文献
8.
文章描述了氧等离子干法剥离光刻胶中MOS器件的性能退化问题,并且制备了不同天线比AR(Antenna Ratio),相同器件结构的NMOS器件来检测器件的退化.实验结果发现栅漏电流密度Jg和阈值电压Vt漂移会随着Al的天线面积的增加而非线性地增加,尤其表现在阈值电压漂移上.运用增加电流应力时间的测试来模拟器件在等离子反应腔中所受的实际应力,发现了与天线比增加时阈值电压变化趋势相同,表明在氧等离子气氛中器件受到了负电应力的影响.最后,基于此次实验的结果,在器件的设计,工艺参数的制定方面提出了一些减小干法剥离光刻胶工艺带来器件性能退化的建议. 相似文献
9.
10.