认知异步跳频通信系统同步方案研究

提出了一种认知异步跳频通信系统同步方案．通过采用两套可选的跳频图案,在当前发射跳期间,认知下一跳两个频点的状况,自适应选择下一跳频点进行信息传输,进一步提高了异步跳频通信系统的抗干扰能力;仿真结果表明,在同步概率大于95％时,新方案将用户容量提高了5倍多; 通过引入循环前缀,实现了接收机跳频图案的自适应识别,并解决了跳频信号位同步信息不易提取的难题; 最后还给出了异步跳频通信系统和认知异步跳频通信系统的同步性能分析．     

跳频同步信号的干扰研究

目前使用较普遍的跳频同步方法是以TOD信息为同步信息,其跳频同步过程具有跳频周期短、跳频点数少和周期循环规律性强等特点,基于这些特点提出了一种跳频干扰的新方法,以识别、分离并干扰同步信号的方式来破坏跳频系统的正常工作;使得对跳频同步信号实施同步瞄准式干扰亦成为可能．分析和仿真的结果验证了该方案的可行性;最后初步探讨了跳频同步信号最佳干扰理论．     

基于中国剩余定理的最优低碰撞区跳频序列集扩展构造

跳频序列设计是研究跳频通信系统的核心技术,寻找和设计具有优良性能的跳频序列是研究跳频通信系统的重要内容。与常规跳频序列设计不同,低碰撞区跳频序列设计,要求汉明相关函数在相关区内具有较低的值。文章基于中国剩余定理,使用常规跳频序列集作为基序列集,将单次重合跳频序列集作为扩展因子,扩展构造出一类新的低碰撞区跳频序列集,且新序列集是满足Peng-Fan-Lee界的最优低碰撞区跳频序列集。与基序列集相比,新序列集的序列数目更大、频点更多、长度更长,且在低碰撞区内最大汉明相关值与基序列集保持一致。该跳频序列集可以更好地消除准同步跳频/跳时码分多址系统中的多址干扰。     

跳频通信干扰装备干扰效能分析

针对单纯利用数学方法很难评估跳频通信干扰装备的干扰效果而一般跳频系统的仿真没有考虑跳频同步的问题,利用Matlab/Simulink仿真工具建立了具有同步的完整跳频系统模型,仿真了跳频系统同步的过程.在此基础上模拟了跳频通信干扰装备中3种典型的干扰样式对跳频通信系统的干扰,得到不同干扰样式对跳频通信系统的干扰性能,为准确评估通信对抗装备的干扰效果提供了一种更行之有效的方法.     

复杂干扰条件对跳频系统中断概率的影响

由于跳频通信系统不仅会受到敌方跟踪干扰的攻击,也会受到己方同一布设区域内其他电台邻频干扰的影响．因此,针对敌我两类干扰同时作用于跳频通信系统的实际,理论分析了复杂干扰条件对跳频通信系统的作用机理,并通过计算机仿真对理论推导结果进行了验证．针对典型跳频电台,以推导得到的旁瓣干扰模型为输入参量,评估了电台在复杂干扰下的中断概率．仿真结果验证了理论分析的有效性和正确性．     

基于FFT的快速跳频同步信号存在性检测

提出了在宽带快速跳频通信系统中的一种基于FFT的同步信号存在性检测算法,给出了干扰环境中在频域上计算信号归一化信噪比的限幅法、相邻跳做差法、二次限幅法、限幅做差再限幅法四种方法,分别进行了理论分析、计算机仿真和性能的比较。在白噪声环境和多音干扰环境下,四种方法计算出来的归一化信噪比与理论值差别不大,误差在±3 dB内;在部分频带噪声干扰环境下,二次限幅法与限幅做差再限幅法性能基本一致,明显优于限幅法和相邻两跳做差法,改善5 dB以上,其中二次限幅法实现简单并更为实用.     

基于混沌序列的水声跳频通信系统研究

从平衡性、相关性及跳频间隔等方面分析了量化log istic混沌序列的性能,并将该混沌序列用于水声快跳频通信中的跳频图案,设计出抗干扰、抗截获能力都很强的水声保密通信系统。仿真结果表明,文中设计的混沌快跳频通信系统在信噪比大于-19 dB,白噪声干扰以及信噪比为-15 dB,部分频带干扰,且干扰带宽与系统带宽的比为0.1~0.5时,系统的误比特率均小于1-0 6。3 km、10 km及15 km湖试的结果表明,基于混沌序列的跳频通信可用于水声保密通信。     

基于有限域理论的最优低碰撞区跳频序列集构造

跳频技术广泛应用于军方无线电通信、移动通信和数据链网络等领域。跳频序列是跳频通信技术的重要一环,影响着通信系统的性能表现。文章基于有限域上的加法群和乘法群,构造一类具有大序列数目的低碰撞区跳频序列集,并证明该序列集在一定条件下关于Peng-Fan-Lee界是最优的。该跳频序列集能有效地消除多址干扰,提升准同步多址通信系统的性能。     

直扩通信中基于小波变换的跳频干扰抑制方法

跳频信号是一类时频分布不连续的信号。针对直扩通信中的跳频干扰,使用Morlet小波变换,准确估计出跳频干扰的跳变时刻和频率,并通过频域自适应陷波算法对干扰进行抑制。不仅克服了STFT和WVD在对跳频干扰参数估计时的不足,而且不需要任何先验知识,实现了基于小波变换的跳频干扰参数盲估计。计算机仿真表明,该算法可以在较大干信比范围内有效抑制跳频干扰。     

共用天线结合导频的自适应跳频同址干扰抵消

针对空间受限平台跳频(FH)通信系统同址干扰的特点,提出共用天线结合导频的跳频同址干
扰抵消(CAP-FH-AIC)算法. 只需在自适应定频同址干扰抵消系统的基础上增加导频产生模
块和窄带滤波器,通过将多参考输入自适应跳频干扰抵消(M-AIC)转化为单参考输入自适应
定频同址干扰抵消(S-AIC)的方式即实现本算法. 算法实现简单、性能稳定,使跳频同址干
扰抵消可以获得和定频同址干扰抵消一致的性能.     

基于ADS仿真的P波段频综器设计与实现

针对某机载电子设备的需求,研制了低相噪、低杂散的P波段捷变频频综器.在提出频综器的总体设计方案的基础上,对P波段跳频基准模块的环路滤波器设计及杂散产生进行了探讨,运用ADS软件对P波段跳频基准模块的相位噪声、杂散及锁相时间进行了仿真设计,最后给出了工程实现结果.测试结果表明：各点单边带相噪总体优于110 dBc/Hz,杂散优于75 dBc,完全满足指标要求.     

基于二次微分的电力单相锁相环技术研究

传统的电力单相锁相环在离散化实现时会引入二次谐波问题,从而导致锁相环的精度降低。针对这一问题,提出了一种基于二次微分的二倍频消除方法,对电力锁相环输出的直流分量二次求导,然后和开始的输出进行累加,抵消输出直流分量中所含的二次谐波分量。最后,通过仿真,与传统采用低通滤波器消除二倍频分量的方法进行了对比,仿真结果验证了采用二次微分方法的可行性和有效性。     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

宽带小步进特高频频率合成器的实现

直接数字合成(DDS)是近年发展非常迅速的一种新型合成技术，有频率分辨率高，转换时间短等特点，与锁相合成技术(PLL)配合，可以设计出频带宽、分辨率高的频率合成器．介绍了DDS的基本原理及DDS PLL的基本实现方法，设计了一种特高频率、宽频带、小步进的频率合成器．     

卫星通信地球站锁相源相位噪声计算方法

提出了单路单载波卫星通信地球站终端锁相源相位噪声指标的一种分配原则与计算方法，并结合具体地球站终端设备给出锁相标准源相位噪声分配实例。     

自偏置自适应电荷泵锁相环

针对电荷泵锁相环的带宽受限问题,提出带宽随锁相环状态动态变化的自偏置自适应电荷泵锁相环.使锁相环的最大可用带宽与参考信号的频率成线性关系,消除环路带宽受最小参考信号频率的限制,并且使其与工艺、电压和温度无关.根据环路的工作状态动态调节系统的带宽,在提高锁相环锁定速度的同时改善输出信号的噪声性能.采用0.18 μm 1.8 V 1P6M N阱标准CMOS数字工艺完成设计,版图面积为0.048 mm~2.仿真结果表明,当参考信号在2.8 MHz到26.6 MHz的范围内变化时,输出信号的相对抖动峰峰值小于1.6%,工艺、电压和温度对相对抖动的影响小于2.1%,所有情况下的功耗都小于20 mW.     

伪随机序列快速跳频频率合成器的研制

军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350～510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.     

一种高性能的全数字锁相环设计方案

针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。主要利用模数转换器在动态量采集时具有的边沿效应从其采集的大量数据中选择出精度更高的数据用于后级的全数字式鉴相,实现了一种全数字式锁相环。实验结果表明了该方案的正确性及其具有锁定精度高和环路的本底噪声低等特性。     

Tracking algorithm of BPSK signal in low bit SNR and high dynamic scenarios

A new tracking algorithm is proposed aiming at the tracking problem in low bit signal-to-noise ratio( i. e.,Eb /N0) scenarios,in which the bit clock regenerated by bit synchronization loop decides loop update moment. The double frequency processing and non-coherent accumulation technologies are applied to eliminate the impact of data polarity inversion,and then long time accumulation improves the input signal-to-noise ratio of discriminator. The frequency locked loop and phase locked loop constitute a carrier loop in parallel,which can meet the high dynamic demands. The effectiveness of this algorithm has been corroborated by theoretical analysis,simulation and measurements,and the new tracking algorithm has been used in an aerospace engineering project successfully.     

锁相倍频器的相位抖动及其抑制措施

定量分析了数字式锁相倍频器输出信号的相位抖动 .针对抖动产生的两个主要原因 ,在环路前和环路中分别插入窄带滤波器和辅助环路滤波器 .此外 ,利用一个基本的锁相环路作为跟踪式相位滤波器 ,可进一步提高锁相倍频器输出的频谱纯度