基于FPGA的LAMOST多电机控制驱动系统

将EDA(electronic design automation)技术引入到多电机控制中,以FPGA为硬件载体,利用FPGA的资源丰富,I/O管脚多的优点,在一片FPGA中控制多个电机,以提高系统的集成度.同时,通过软件程序的设计,利用计数器对机械部分进行保护,并向上层反馈,以降低系统机械故障率和增加维修便利性.     

基于ARM处理器的嵌入式数控系统

提出了一种基于ARM嵌入式微处理器和大规模可编程逻辑器件FPGA 的数控系统硬件设计方案,充分利用了ARM微处理器的高速运算能力及FPGA 强大的逻辑处理能力,减少了系统的外围接口器件.利用μC/OS-Ⅱ嵌入式实时操作系统作为系统的软件开发平台,进行数控系统软件的开发,使数控系统具有优异的实时性、稳定性,满足高速、高精加工的要求,同时具有良好的人机界面与网络支持.     

交流电机控制系统的FPGA接口设计

摘要: 本文采用FPGA进行了交流电机控制系统的硬件接口设计。在本文中设计了数字量采样电路、键盘及显示器接口电路和译码电路,由于FPGA是由硬件并行处理,不占用CPU的时间,所以采用FPGA后可以大大提高控制系统的效率和性能。采用FPGA或采用FPGA和DSP相结合的硬件控制系统可以提高系统的性能。使用硬件描述语言对FPGA进行编程可实现其所需要的功能,通过实验证明了该方法的可行性。     

适于硬件实现的低复杂度图像压缩

对于高速图像压缩应用,普通压缩算法和基于DSP或PC机的实现已不能满足高速和小体积的要求。能否获得一种专为硬件实现设计,并具有较高性能的图像压缩算法,成为用VLSI或FPGA硬件实现高速图像压缩的关键。为此,本文提出一种基于5/3小波变换的低复杂度图像压缩算法。该算法首先采用3级二维小波变换去除图像相关冗余,并根据小波子带的变换增益对其进行最佳量化,再对量化后的LL子带进行二维预测,最后针对小波系数概率分布特点采用自适应零游程编码联合指数哥伦布编码实现图像压缩。该方法在保证较高压缩质量的同时,具有低复杂度和硬件易实现的特点,若通过FPGA最快可实现高达175Mpixel/s的超高速图像压缩。     

基于FPGA的DDS函数发生器的设计与实现

论述了利用FPGA的系统级设计工具DSP Builder开发DDS函数发生器的总体设计思路,讨论了改变输出信号频率、幅度、相位的设计方法。系统基于Altera公司的Cyclone系列FPGA,配合Silicon Labs公司高性能C8051F340单片机实现,给出了系统的软件仿真结果并完成了整个系统的硬件验证。结果证明了设计的正确性,同时表明采用DSPBuilder使DDS任意函数发生器的FPGA硬件实现更加简单,速度更快。     

CMOS图像数据转换方法的研究与实现

介绍了1/2英寸300万像素CMOS数字图像传感器MT9T001.用FPGA完成了图像传感器的参数配置,给出了测试结果.提出了一种硬件上简明可行的Bayer数据到RGB数据的格式转换设计方案,用FPGA实现,最后应用到某多路图像采集系统中.     

基于FPGA/SOPC的预测控制器设计与实现

针对模型预测控制在微型设备及嵌入式系统应用中的实时性问题,从硬件实现控制算法的角度研究了基于FPGA(field programmable gate array)的预测控制器的设计和实现。采用基于Nios II嵌入式软核处理器的FPGA/SOPC(system on pro-grammable chip,可编程片上系统)方案,在FPGA芯片上构建SOPC系统,设计SOPC的硬件及软件系统,实现了基于FPGA的预测控制器;建立了基于FPGA和dSPACE系统的实时仿真平台,并进行了控制器实时仿真实验。实时仿真实验验证了基于FPGA的预测控制器的功能及实时性。实验结果表明基于FPGA的预测控制器提高了算法的实时性,并具有微型化等特性,能满足新应用的需求。     

基于FPGA的FIR滤波器设计与实现

文章研究基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,用DSP Builder设计了一个4阶FIR滤波器,并用QuartusⅡ进行硬件仿真,仿真结果表明设计FIR滤波器的正确性。同时使用IP Core开发基于FPGA的FIR数字滤波器,利用现有的IP Core在FPGA器件上实现滤波器设计。     

一种基于FFT的超宽带数字正交变换算法及实现

本文提出了一种基于FFT的超宽带数字正交算法.利用FPGA的丰富资源,采用并行处理技术,构造复合FFT变换,进行速度匹配,在硬件中实现了该正交变换算法.与其他数字正交变换技术相比,该方法具有输出I/Q信号相位正交性好、幅度误差小的优点.结合算法FPGA硬件实现需要,本文通过将一个256点的FFT(IFFT)分解成8个32点FFT(IFFT)的并行结构,实现了算法的并行处理.在XILINX公司VirtexIV系列FPGA器件中的硬件仿真表明,该设计实现了对采样率为1.2 GHz、带宽为600 MHz的超宽带实信号的连续、实时正交变换处理.     

一种基于FPGA的新的SVM硬件实现方法

提出了一种基于递归神经网络的实现最小二乘支持向量机的FPGA串行计算方法,与已有的并行计算方法相比,该方法利用了递归神经网络的并行性及最小二乘支持向量机简化的约束条件的优点,在保证计算速度的同时,明显提高了FPGA的硬件资源利用效率,能够适应大规模训练样本的情况。实验结果表明,由于该方法具有灵活的串行计算、并行传输的特点,在较少使用FPGA硬件资源的同时,计算速度不会有明显变化,可有效地用硬件实现支持向量机。     

直接数字频率合成器在FPGA中的实现

给出了基于FPGA芯片的直接数字频率合成器(DDS)的设计方法。因为DDS技术的实现依赖于高速、高性能的数字器件,选用FP-GA作为目标器件,可利用其高速、高性能及可重构性,根据需要方便地实现各种比较复杂的调频、调相和调幅功能。并且在设计中采用流水线技术,以提高相位累加器的速度。随着微电子技术的不断发展,开发者能很容易地将整个应用系统实现在一片FPGA中,从而实现片上系统(SoC)。因此,用FPGA实现DDS就有了更广泛的现实意义,并在现代通信系统中具有良好的实用性。     

基于FPGA和单片机的信号发生器设计

介绍了一种基于PC机、单片机、FPGA和数字频率合成技术（DDS）的信号源的设计方法;其中基于FPGA的DDS模块电路采用VerilogHDL语言和原理图相结合的方式设计,上位机的信号源面板以及波形编辑生成系统则基于LabVIEW图形化语言设计;基于FPGA的信号发生器,可以在不改变硬件平台的情况下,随时对信号源系统进行重构或升级,使得应用非常灵活和方便;特别是可以通过USB2.0接口和PC机连接,使得任意波的产生更加方便和快捷;实验结果表明整个设计可以产生0.01Hz-10MHz的任意波及正弦波、方波、三角波等常规的函数信号。     

基于FPGA和单片机的PCI数据采集卡

传统光栅测量设备采用ISA总线,而ISA总线传输速度低,不能满足高精度和高实时性的测量需求.设计并实现了一种基于FPGA和单片机的高性能PCI数据采集卡,使用Verilog HDL语言对FPGA进行编程,使FPGA实现对光栅信号的细分、辩向和计数功能;通过单片机读取FPGA可逆计数器内的数据并进行缓存和传输;设计了上位机和该数据采集卡的通信接口,PC机通过该通信接口对测量数据进行读取和处理.     

基于虚拟JTAG测试方法的研究

随着FPGA复杂度的提高,验证过程成为FPGA设计周期中的关键部分。文章先简介了最新的虚拟JTAG测试方法,然后对用户控制逻辑和Tcl的应用等方面进行了分析,并结合具体实例详细说明了虚拟JTAG的使用方式。实验结果表明运用此种测试方法,可以灵活进行系统级片内调试,节约测试成本,加快设计验证进程。     

基于FPGA的测频技术的一种

以FPGA为核心的高速高精度的频率测量,不同于常用测频法和测周期法。本文介绍的测频方法,不仅消除了直接测频方法中对测量频率需要采用分段测试的局限,而且在整个测试频段内能够保持高精度不变。又由于采用FPGA芯片来实现频率测量,因而具有高集成度,高速和高可靠性的特点。     

基于FPGA的步进电机细分驱动器

在对步进电机细分驱动原理进行研究的基础上,提出了一种采用FPGA实现步进电机恒转矩细分驱动的方法.利用FPGA芯片中的嵌入式阵列块(EAB)构成LPM-ROM来存储步进电机各相细分电流的数据,并把斩波控制电路集成到FPGA内部,极大地提高了系统的集成度和稳定性.微控制器只需提供细分数等参数,就能精确控制步进电机的运行,特别适用于某些实时控制场合.     

基于SOPC的千兆以太网数据传输设计

在高速信息系统中。FPGA能高速地处理数据,千兆以太网能高速地向远程传输数据,可是FPGA与千兆以太网的连接却存在着很多问题。为使FPGA能直接接入千兆以太网,以便进行高速数据传输,本文以Xilinx公司的Virtex-5 FX30T为例,采用SOPC接术,使用FP-GA系统无缱连接千兆以太网,取得了高速的传输速率。此外,该设计的数据接口灵活可变。能满足多种应用需求。     

基于FPGA的VGA图像显示系统的设计与实现

文中依据VGA接口的设计原理,提出一种基于DE2-70的VGA图像显示控制系统,与传统的VGA控制系统相比,由于FPGA体积小,可重构,因此很适合小型便携式系统设备的设计,给出了QuartusⅡ9.1的仿真结果。在硬件平台上实现了VGA的汉字显示和彩条信号的显示。实验结果表明:由FPGA作为处理器来控制VGA图像的和汉字的显示,能够达到预期的效果,克服传统VGA控制系统的弊端。     

基于FPGA的Sobel图像边缘检测的设计

图像边缘检测技术在数字图像处理领域中处于重要位置,是图像分割、目标区域识别、区域形状提取等图像分析的基础。详细地讨论了Sobel图像边缘检测FPGA实现的原理、方法和步骤。以FPGA为中央控制单元,用Verilog语言设计并实现了Sobel边缘检测法。通过改进算法、优化FPGA布局布线结构、利用FPGA高速并行机制和采用流水线处理方式,提高了系统速度,减少了FPGA内部资源的使用。通过Matlab和ModelSim进行仿真和对比,实验得到了理想的图像边缘。     

基于Virtex-4 FPGA的低功耗图像融合系统

基于电源模块、外部存储器和FPGA器件等具体分析了融合系统的低功耗设计。FPGA器件选择了Xilinx公司针对高性能信号处理的Virtex-4 SX35三百万门级芯片,电源模块采用TI公司的两片TPS54310和一片TPS54610,具有低功耗特性,电压调节范围为0.9~3.3 V,调节精度可达1%。外部存储器使用高速、低功耗的ZBT SRAM存储器,消除了标准SRAM器件存在的读和写周期间的等待状态和空闲周期,该功能可极大地改善存储器性能,在存在频繁的读/写操作变换时效果更佳。结合图像融合算法的特点和Virtex-4 SX系列FPGA的资源与技术优势,讨论了在总线编码、流水线设计和并行处理等方面的低功耗设计方法。结果显示:采用此技术设计的融合系统有效降低了系统的实际功耗,其动态功耗降幅可达50%,为提高融合系统的可靠性提供了有力支持。